首页/资讯中心/详情

8B/10B编码原理与SerDes应用：高速串行通信的时钟恢复与直流平衡

8B/10B编码原理与SerDes应用：高速串行通信的时钟恢复与直流平衡
📅 发布时间：2026/6/18 13:58:46

1. 项目概述与核心价值

在高速数字电路和通信系统里，我们工程师最头疼的问题之一，就是如何把一堆并行的数据，稳定可靠地“扔”到一根线上，高速地传出去，再在另一头原封不动地“捡”回来。这听起来简单，但当你面对吉比特（Gbps）级别的速率时，时钟恢复、直流平衡、信号完整性这些词就不再是教科书上的概念，而是每天都要与之搏斗的“拦路虎”。这时候，一种名为8B/10B的线路编码技术，就成了几乎所有高速串行通信协议（比如你熟悉的PCIe、SATA、光纤通道）背后那个默默无闻却又至关重要的“基石”。

简单来说，8B/10B编码干的活儿，就是把一个8位的数据字节，按照特定规则转换成10位的“符号”再发送出去。这多出来的2位不是冗余，而是精妙的“控制信息”，它们强制改变了数据流的统计特性。为什么非要这么干？因为原始的二进制数据流可能一长串都是0或者1（比如传输一张纯黑的图片数据），接收端的时钟恢复电路（通常是一个锁相环PLL）就“傻眼”了——没有足够的信号跳变（0到1或1到0的转变），它就无法锁定发送端的时钟频率，数据恢复也就无从谈起。8B/10B编码通过精心设计的映射表，保证了无论输入什么数据，输出的10位码流中，连续相同符号（0或1）不会超过5个，从而提供了充足的时钟信息。

更深一层，它通过引入运行差异（Running Disparity, RD）的概念，动态地平衡了链路上的直流分量。你可以把RD想象成一个“天平”，它记录着历史传输中“1”比“0”多多少（正差异RD+）或者“0”比“1”多多少（负差异RD-）。编码器会根据当前RD状态，为同一个8位数据选择两种可能的10位编码之一，目的是让这个“天平”尽量归零。这能有效防止信号因直流偏移而漂移到判决门限之外，对于交流耦合的传输链路（比如很多SerDes的差分线对）至关重要。

本文将以飞思卡尔（现恩智浦）经典的MC92600 Quad 1.25 Gbaud SerDes芯片的参考手册为蓝本，但不止于手册。我会结合自己多年在高速接口设计调试中的经验，为你深入拆解8B/10B编码的原理内核、运行差异的动态博弈、完整的编码映射表如何解读，以及这些理论是如何在一个实际的SerDes芯片中落地生效的。无论你是正在学习高速通信的学生，还是需要调试PCIe链路的硬件工程师，或是想深入理解物理层协议的FPGA开发者，这篇文章都能帮你把这块关键拼图牢牢握在手里。

2. 8B/10B编码的核心原理与设计哲学

2.1 为什么要编码？从三个实际问题说起

在深入比特和映射表之前，我们得先搞清楚，在高速串行通信中，直接传原始二进制数据到底会出什么问题。这不仅仅是理论，而是每一个SerDes（串行器/解串器）设计者必须面对的工程挑战。

问题一：时钟恢复的困境。接收端并没有一根独立的时钟线跟着数据一起传过来（那样成本太高，且会引入时钟-数据偏移问题）。时钟必须从数据流本身恢复出来。恢复电路依赖于数据的跳变沿来调整本地时钟相位。如果数据流中出现长串的“0”或“1”（称为“连0”或“连1”），就像一段漫长的平路，恢复电路会失去参考，导致时钟漂移甚至失锁，后续所有数据都会错位。8B/10B编码的首要目标，就是保证足够的跳变密度，通常要求每个10位字符内，0和1的数量都不会超过6个，且连续相同符号不超过5个。

问题二：直流平衡的挑战。许多高速链路采用交流耦合，即在发送端和接收端之间串联电容，以阻隔直流分量，避免设备间地电位差异导致的问题。如果数据流中“1”的数量长期多于“0”，就会产生一个正的直流分量，这个直流分量会被耦合电容滤除，导致信号基线（Baseline）发生漂移，严重时会使信号电压偏离最佳判决点，增加误码率。8B/10B编码通过运行差异机制，力求在较长统计时间内，传输“1”和“0”的总数基本相等，从而实现直流平衡。

问题三：控制字符的嵌入。除了数据，通信协议还需要一些特殊字符来完成控制功能，比如标识数据包的开始（Start of Frame）、结束（End of Frame）、链路空闲（Idle）、时钟校正（Clock Compensation）等。这些控制字符必须与普通数据字符有显著区别，以便接收端能无歧义地识别。8B/10B编码方案专门定义了一组K字符（Special Characters），它们对应的10位码型在正常数据流中不会出现，从而实现了带内控制。

2.2 编码机制拆解：5B/6B与3B/4B的巧妙组合

8B/10B编码并非一个简单的256到1024的一对一查找表（那样太不经济），而是采用了一种分层、模块化的设计，这体现了早期工程师在有限逻辑资源下的智慧。它将8位输入数据（记为H, G, F, E, D, C, B, A，其中A是LSB）拆分成两个子块：

  • 5位子块（EDCBA）：低5位。
  • 3位子块（HGF）：高3位。

然后分别通过两个独立的编码器：

  • 5B/6B编码器：将5位输入映射为6位输出。
  • 3B/4B编码器：将3位输入映射为4位输出。

最后将6位和4位输出拼接起来，形成一个10位的传输字符。这种“分而治之”的策略大大降低了编码电路的复杂性。编码后的10位输出，按照光纤通道惯例，比特顺序为a, b, c, d, e, i, f, g, h, j，其中a是LSB。这里注意中间有个特殊的i位，它是5B/6B编码器的输出位之一，这种命名法源于历史原因，记住这个顺序对查表和调试很重要。

注意：这个比特顺序（a是LSB）与我们将字节数据视为一个整体时的直觉（通常最高位在左）是相反的。在查看芯片手册中的波形图或调试数据时，务必确认比特顺序，否则解析出的数据将是完全错误的。

2.3 灵魂所在：运行差异（Running Disparity）详解

运行差异是8B/10B编码中最精妙也最容易让人困惑的部分。它不是针对单个字符的，而是一个跨越多个传输字符的、持续更新的状态量。

RD的定义：运行差异（RD）是历史传输字符中“1”的数量减去“0”的数量的累积值。但实际中，我们通常只关心它的符号：RD+（正差异，表示累积了更多的“1”）或RD-（负差异，表示累积了更多的“0”）。初始状态通常设为RD-。

RD如何工作：编码器在将5B/6B和3B/4B子块编码后，会计算这个子块的“当前差异”。计算规则如下（这是理解编码表的关键）：

  1. 如果编码后的子块（6位或4位）中“1”比“0”多，则当前差异为正。
  2. 如果“0”比“1”多，则当前差异为负。
  3. 如果“1”和“0”数量相等（对于6B码是3个1和3个0；对于4B码是2个1和2个0），则当前差异为中性，记作RD0。但注意，有少数特殊的码字被强制定义了差异极性（如6B码中的000111（RD+）和111000（RD-）），以确保状态机可控。

RD如何影响编码选择：这是核心！对于大多数输入值，5B/6B和3B/4B编码器都为其准备了两种输出码型：一种用于当前RD为负（RD-）时，另一种用于当前RD为正（RD+）时。编码器会查看当前的RD状态，然后选择那个能反转或维持RD状态以趋向平衡的码型。

  • 如果当前是RD-，编码器倾向于选择一个会产生“正当前差异”的码型，从而使累积RD向0（平衡）靠拢。
  • 如果当前是RD+，编码器则倾向于选择一个会产生“负当前差异”的码型。

编码完成后，用新选择的子块的“当前差异”来更新全局的RD状态，作为下一个字符编码的起点。这个过程是动态的、连续的。

RD的工程价值：通过这种动态选择，8B/10B编码确保了长期统计下，“1”和“0”的数量基本相等。这不仅解决了直流平衡问题，还带来了一个巨大的附带好处：错误检测。接收端的解码器也在本地维护一个RD状态。当它收到一个10位字符并解码后，会根据解码结果更新自己的本地RD。如果传输过程中发生比特错误，导致接收端解码出的字符与发送端选择的码型不一致，就很可能导致收发双方的RD状态“失步”。一旦失步，后续很多字符的解码都会出错，这虽然听起来不好，但实际上是一个强烈的错误指示信号，比单个比特错误更容易被上层协议检测到。

3. 编码表深度解析与实战查表指南

手册中给出的编码表（Table B-2和B-3）是8B/10B协议的“宪法”。看懂它，你就能理解编码器的一切行为。我们以数据字符表（Table B-2）为例，进行实战化解读。

3.1 表头结构与命名规则

首先看表头，它包含以下几列：

  • Data Name: 字符名称，格式为Dxx.y。D代表数据字符，K代表特殊字符。xx是十进制值，由低5位EDCBA决定，范围0-31。y是十进制值，由高3位HGF决定，范围0-7。所以D28.5表示HGF=101 (二进制5)， EDCBA=11100 (二进制28)。
  • Data Value HGF EDCBA: 这就是8位输入数据，以二进制显示，空格分隔了高3位和低5位。
  • Current RD- abcdei fghj: 当当前运行差异为负（RD-）时，对应的10位输出码。注意输出分为两段abcdei和fghj，分别对应5B/6B和3B/4B编码器的输出。
  • Current RD+ abcdei fghj: 当当前运行差异为正（RD+）时，对应的10位输出码。

3.2 查表示例与RD状态推演

让我们手动演练一次编码过程，假设我们要编码输入数据D21.3（即HGF=011, EDCBA=10101）。

  1. 确定输入：HGF=011(3),EDCBA=10101(21)。所以8位输入是01110101。
  2. 确定当前RD状态：假设这是链路上传输的第一个字符，初始RD为RD-。
  3. 查表：在表中找到Data Name为D21.3的行。查看Current RD-列（因为我们当前是RD-），得到10位输出：101010 1100。注意，这里手册表格中写的是abcdei fghj，所以实际比特流顺序是a=1, b=0, c=1, d=0, e=1, i=0, f=1, g=1, h=0, j=0。
  4. 计算新RD状态：编码器发送了这个码字。我们需要计算这个10位码字对RD的影响。将10位码分成6B码(101010)和4B码(1100)。
    • 对于6B码101010：有3个1，3个0。根据规则，1和0数量相等，但我们需要查一下它是否属于特殊码字。在5B/6B编码规则中，101010是一个中性码（RD0），因此它不改变RD状态。但注意，编码器选择这个码字时，是基于它能与当前RD-配合。对于中性码，输出后RD状态保持不变。
    • 对于4B码1100：有2个1，2个0。同样数量相等，但1100是规则中明确指定的强制负差异码（即使它1和0相等，也规定其当前差异为负）。因此，这个4B子块的“当前差异”为负。
    • 更新RD：由于6B部分是中性（不改变），4B部分是负差异，所以整体上，发送D21.3在RD-状态下，会使RD状态保持为RD-（因为负差异没有改变正负，只是维持了负状态）。
  5. 下一个字符：现在RD状态仍然是RD-。假设下一个字符是D10.1（HGF=001, EDCBA=01010）。查表，RD-列对应输出为010101 1001。它的6B码010101是中性，4B码1001有2个1和2个0，是中性码。因此发送这个字符后，RD状态依然保持为RD-。

通过这个例子你可以看到，RD状态可能在多个字符间保持不变。编码器的目标是长期平衡，而不是每个字符都翻转。

3.3 特殊字符（K字符）的奥秘与用途

特殊字符（K字符）是协议中的“控制命令”。它们在编码表（Table B-3）中是单独列出的。最常用的K字符是K28.5（BC码，二进制10111100或101 11100），因为它具有一个独一无二的特性：其10位编码在RD-时为001111 1010，在RD+时为110000 0101。请注意中间6位001111或110000，它们包含了连续5个相同的比特（5个1或5个0）。

这是关键：在8B/10B编码规则下，正常数据字符（D字符）的编码结果中，连续相同比特数不会超过5。而K28.5的编码中出现了5个连续的1或0，这已经达到了极限。更重要的是，001111或110000这种模式在数据流中极不常见，且其子块差异特性独特。这使得接收端可以非常可靠地通过一个滑动窗口检测器（比如检测“0011111”或“1100000”这种7位模式，其中包含了5个连续比特加上前后的跳变）来识别K28.5，而几乎不可能与数据字符混淆。

因此，K28.5被广泛用作逗号字符（Comma Character），用于在比特流中实现字节/字符对齐（Byte/Word Alignment）。接收端的解串器在将串行比特流转换成并行数据时，必须知道10位字符的边界在哪里。它通过搜索K28.5独特的比特模式，就能准确地找到对齐位置，这是SerDes物理层能够正常工作的第一步。其他K字符如K28.1，K28.7等，则用于标识帧开始、帧结束等。

3.4 编码表的规律与记忆技巧

死记硬背256个D字符和12个K字符的编码是不现实的。但了解一些规律能极大帮助理解和调试：

  • 互补性：仔细观察RD-和RD+下的两列编码，你会发现它们通常是按位取反的关系。例如D0.0在RD-时为100111 0100，在RD+时为011000 1011，每一位都相反。这是因为编码器为了翻转RD状态，倾向于选择“反码”。但并非全部如此，对于中性码，两边可能相同或仅有最后几位不同。
  • 5B/6B和3B/4B的独立性：编码是分段的。如果你熟悉5B/6B和3B/4B的子编码表，甚至可以手动计算。不过在实际工程中，我们都是依靠IP核或查找表。
  • K28.x家族：所有K28.x（x从0到7）字符，其低5位EDCBA都是11100(28)。它们主要靠高3位HGF和编码规则来区分，并且在数据流中具有最强的对齐特征。

4. 在MC92600 SerDes芯片中的实现与应用

理解了原理，我们来看看它如何在一个真实的芯片——MC92600中发挥作用。MC92600是一个四通道、每通道1.25 GBaud（波特率，符号率）的SerDes。1.25 GBaud使用8B/10B编码后，对应的原始数据吞吐量是 1.25 G * (8/10) = 1.0 Gbps（即1吉比特每秒）。这就是“吉比特”速率的由来。

4.1 发送端（Transmitter）的编码流程

在MC92600的发送路径中，8B/10B编码器是一个核心模块。

  1. 数据输入：用户逻辑将8位并行数据（或10位原始数据，如果绕过编码器）和1位控制标识（XMIT_x_K信号）提供给发送器。当XMIT_x_K为高时，表示当前输入的是K字符（低8位为K码值），否则为D字符。
  2. 编码选择：编码器内部维护着当前的RD状态。它根据输入数据的8位值（和K标识）以及当前RD状态，通过查找表（LUT）或组合逻辑，选择对应的10位编码输出。
  3. 并串转换：选出的10位编码被送入一个并串转换器（Serializer），在高速串行时钟（例如1.25 GHz）驱动下，按照a(LSB) 到j(MSB) 的顺序，逐比特输出到差分驱动电路（LVDS等）。
  4. RD状态更新：在输出当前字符的同时，编码器根据输出的10位码字计算新的RD状态，并更新内部寄存器，为下一个字符的编码做好准备。

4.2 接收端（Receiver）的解码与对齐

接收端的过程更为复杂，因为它需要处理模拟信号的不确定性。

  1. 时钟数据恢复（CDR）：首先，模拟接收器从差分线上获取微弱的信号，经过放大和均衡。CDR电路（通常是一个相位插值器或PLL）从数据跳变中提取出串行时钟，并用这个时钟采样串行数据流，得到一串01比特流。8B/10B编码保证的跳变密度，是CDR能稳定工作的前提。
  2. 字符边界对齐（Word Alignment）：这是最关键的一步。解串器（Deserializer）需要知道从哪里开始，每10个比特切分成一个字符。MC92600支持多种对齐模式，但最核心、最常用的是基于逗号检测（Comma Detection）的模式。接收端逻辑持续监视串行比特流，寻找K28.5字符独有的比特模式（0011111...或1100000...）。一旦检测到，它就确定了10位字符的边界，并据此进行切分。这个功能通常由WSE（Word Sync Enable）信号控制。
  3. 10B/8B解码：对齐后，每10位数据被送入解码器。解码器根据这10位数据，反向查找映射表，还原出8位数据和一个指示信号（RECV_x_K，表示当前解码出的是K字符）。同时，解码器也在本地维护一个RD状态，用于验证接收数据的差异一致性。
  4. 错误检测：解码器会进行多种错误检查：
    • 无效码字（Invalid Code）：接收到的10位组合不在有效的256个D字符或12个K字符编码之内。
    • 差异错误（Disparity Error）：接收到的字符，其本身的差异属性（正/负/中性）与解码器本地RD状态不兼容，导致本地RD更新出现非法跳变。 一旦检测到错误，可能会置位错误状态标志（如RECV_x_ERR），并可能触发重新对齐流程。

4.3 工程配置要点与调试心得

在实际使用MC92600或类似SerDes IP时，有以下几个配置点需要特别注意：

  • 编码旁路（8B/10B Bypass）：某些应用（如传输已经加扰或编码过的数据）可能需要绕过8B/10B编码。MC92600支持10位接口模式（TBI模式），此时用户直接提供10位数据，编码器被旁路。务必注意：在此模式下，用户需自行保证信号跳变和直流平衡，否则CDR可能失效。
  • 空闲（Idle）字符的插入：当链路上没有有效数据时，发送器应持续发送空闲字符（通常是K28.5或特定的有序集），以维持CDR锁相环的锁定和直流平衡。MC92600可以通过XMIT_x_IDLE_B信号控制空闲字符的发送。
  • 环回测试（Loopback）：这是硬件调试的利器。MC92600支持内部环回（将发送数据直接环回到接收端）和外部环回。通过发送特定的伪随机码型（如PRBS）或递增数据，并检查接收端数据，可以快速验证SerDes通道的完整性。结合8B/10B编码，可以很容易地构造包含各种跳变和差异模式的数据流进行压力测试。
  • 运行差异的初始状态：虽然协议规定链路初始化时RD状态为RD-，但在一些复杂系统或从错误中恢复时，收发两端的RD状态可能失步。健壮的接收器设计应能通过检测到连续的差异错误或无效码字，触发重新同步序列（通常是一串连续的K28.5），强制将RD状态重置到已知状态。

实操心得：调试SerDes链路时，如果遇到高误码率，第一步绝不是去调模拟参数（如均衡器设置）。应该先检查：

  1. 字符对齐是否成功？用示波器或逻辑分析仪抓取并行端数据，看看是否持续收到有效的K28.5或预期的对齐模式。
  2. 运行差异是否一致？可以尝试让发送端发送一个长周期的、已知的重复模式（例如交替发送D10.2和D21.5），然后在接收端解码并比对。如果发现间歇性错误，且错误呈现某种规律，很可能是RD状态机不同步。
  3. 是否误用了编码旁路模式？确认配置寄存器的相关比特位。

5. 常见问题、错误模式与排查实录

即使理解了原理，在实际硬件调试中，8B/10B相关的问题依然层出不穷。下面我整理了几个最典型的场景和排查思路。

5.1 字符无法对齐（Word Alignment Failure）

现象：接收端LOCK或SYNC信号始终无效，接收数据全是乱码，RECV_x_K信号无规律跳动或常低。

可能原因与排查：

  1. 发送端未发送逗号字符：检查发送端逻辑，在链路初始化、空闲期或定期，是否发送了K28.5字符。很多协议要求训练序列（Training Sequence）必须以逗号字符开始。
  2. 电气问题导致信号质量差：K28.5的模式（5个连续相同比特）对信号完整性要求较高，容易因码间干扰（ISI）导致边沿模糊，使接收端检测失败。用高速示波器（带眼图功能）测量串行信号，检查眼图是否张开，抖动是否过大。
  3. 对齐模式配置错误：MC92600支持多种对齐模式（如基于逗号、基于差异等）。确认配置寄存器中的对齐模式选择位是否与协议要求一致。例如，PCIe强制使用K28.5逗号检测。
  4. 比特顺序或极性反转：这是一个隐蔽的坑。有些SerDes IP或芯片支持反转串行输出/输入的比特顺序（LSB first/MSB first）或差分极性。如果配置错误，K28.5的模式会被破坏。检查相关配置位。

5.2 持续出现差异错误（Disparity Error）

现象：链路能对齐，也能收到数据，但接收端错误标志RECV_x_ERR频繁置位，解码出的数据间歇性错误。

可能原因与排查：

  1. 单比特错误引发失步：这是最常见的原因。一个传输过程中的比特翻转，可能导致接收端解码出一个不同的、但有效的字符，同时本地RD状态更新错误。一旦RD状态失步，后续所有依赖RD状态的字符解码都会错，直到下一个强制RD状态的K字符（如K28.5）出现。排查重点应放在降低原始误码率（BER）上：检查电源噪声、参考时钟质量、PCB走线阻抗、端接匹配等。
  2. 发送端与接收端RD初始状态不一致：虽然协议规定起始为RD-，但有些设计可能在复位后状态不确定。确保系统上电或复位后，发送端发送一个已知能重置RD状态的序列（例如一个K28.5，它本身会强制一个RD状态）。
  3. 编码表实现错误：在FPGA中使用自研的8B/10B编码/解码逻辑时，手动编写的查找表或状态机可能存在bug。建议使用经过验证的IP核（如Xilinx的gtxe2_channel中的内置编码器，或Altera的ALTFP_SERDES）。如果必须自己写，务必进行充分的仿真测试，覆盖所有256个D字符和12个K字符在RD+和RD-下的转换。

5.3 特殊字符被误判为数据字符

现象：协议层解析出错，例如把帧起始标识当成了数据，导致帧结构混乱。

可能原因与排查：

  1. K字符标识信号（K-signal）未正确传递：在发送侧，用户逻辑需要将XMIT_x_K信号与数据同步拉高，以指示当前发送的是K字符。在接收侧，解码器输出的RECV_x_K信号需要被正确捕获并传递给上层协议逻辑。检查这组控制信号的时序和同步逻辑。
  2. K字符编码值错误：确认你发送的K字符的8位值是正确的。例如，K28.5的8位值是0xBC（二进制10111100）。如果错误地发送了0x5C，解码器会将其解码为数据字符D28.1，而不是K字符。
  3. 多通道间偏移（Skew）：在多通道SerDes（如MC92600是四通道）中，如果各通道的延迟不一致，可能导致一个通道上的K字符标识与另一通道上的数据字符在协议层不对齐。需要使用通道对齐（Channel Alignment）机制来补偿这个偏移。

5.4 性能瓶颈与极限考量

8B/10B编码带来了20%的开销（10位传8位有效数据）。在追求极致效率的现代超高速接口（如56Gbps PAM4 SerDes）中，往往采用更高效的编码（如64B/66B，开销仅~3%）或结合扰码（Scrambling）技术。但8B/10B在1.25Gbps到10Gbps这个经典区间内，因其简单、可靠、强大的时钟恢复和错误检测能力，地位依然稳固。

当你在设计一个使用8B/10B编码的系统时，需要权衡：

  • 带宽效率：20%的固定开销是否能接受？对于控制平面或嵌入式互联，通常可以。对于数据中心的骨干网，可能就需要更高效的编码。
  • 逻辑资源：编码/解码逻辑需要查找表或状态机，在超低功耗或极小面积的ASIC中可能需要优化。
  • 协议兼容性：如果你要实现的是标准接口（如PCIe Gen1/2, SATA, XAUI），那么8B/10B是强制要求，没有选择余地。

最后，分享一个调试工具上的技巧：高端示波器或协议分析仪（如Keysight、Tektronix的型号）通常内置了8B/10B解码和触发功能。在调试时，不要只盯着波形看。打开仪器的8B/10B解码选项，并设置触发条件为“差异错误”或“无效码字”，仪器能帮你快速捕获到那些偶发的、导致链路失步的错误事件，这比漫无目的地抓取海量数据要高效得多。理解了你眼前这些跳动着的Dxx.y和Kxx.y符号背后的故事，你就能真正驾驭高速串行通信这条信息高速公路。