首页/资讯中心/详情

深入解析UART异步串行通信：从分数分频器到硬件流控制

深入解析UART异步串行通信：从分数分频器到硬件流控制
📅 发布时间：2026/6/19 12:49:06

1. 项目概述与核心价值

在嵌入式系统开发中，串行通信是连接微控制器与外部世界最基础、最可靠的桥梁之一。无论是调试信息的打印、传感器数据的采集，还是模块间的命令交互，都离不开它。通用异步收发传输器（UART）作为实现串行通信的经典硬件模块，其设计精妙之处在于，它用一套相对简单的硬件逻辑，解决了在没有统一时钟信号下的异步数据同步问题。很多开发者可能只停留在调用HAL_UART_Transmit这样的库函数层面，但对于其底层如何精准地“踩准”通信节拍、如何高效管理数据流以避免丢失、以及如何与SPI这类同步接口区分应用场景，往往知其然而不知其所以然。

最近在为一个老旧的工业设备进行维护和功能升级时，我再次与Freescale（现NXP）的MC72000系列微控制器打上了交道。这份尘封的数据手册，详细记录了其UART和CSPI模块的硬件设计细节。抛开那些略显古早的术语和寄存器描述，我发现其中蕴含的工程思想至今依然鲜活——尤其是那个分数分频器的设计，以及围绕FIFO和流控制构建的健壮性机制。这些并不是过时的知识，而是理解任何现代串行通信控制器（USART、LPUART等）的基石。本文将结合MC72000的数据手册，为你彻底拆解UART的核心工作原理，特别是波特率生成的数学原理、流控制（RTS/CTS）的实际工作逻辑，以及FIFO中断阈值设置的工程权衡。同时，我们也会对比其CSPI模块，看看同步和异步通信在硬件设计上的根本差异。无论你是正在学习嵌入式的新手，还是希望夯实底层知识的老手，相信这些“复古”的细节都能给你带来新的启发。

2. UART核心原理深度解析

2.1 异步通信的本质与帧结构

在深入寄存器之前，我们必须先理解UART在解决什么问题。所谓“异步”，意味着通信双方没有共享的时钟线来指示每一位数据的开始和结束。那么，接收方如何从一根持续变化的信号线上，准确地切割出一个个字节呢？答案就是预先约定。

通信双方必须事先严格约定好几个关键参数：波特率（每位数据的持续时间）、数据位长度、停止位和奇偶校验位。这组合起来就是一个数据帧。以最常见的“8N1”格式为例，一帧数据包含：1个起始位（逻辑0）、8个数据位（从最低位LSB开始发送）、1个停止位（逻辑1）。起始位的下降沿就是接收方开始计时的“发令枪”。

接收方的工作，就是检测到这个下降沿后，启动一个本地定时器，在每位数据的理论中心点进行采样。这就是为什么波特率必须精确——如果双方的定时有微小偏差，采样点就会逐渐漂移，最终采到错误的数据。MC72000手册中提到的16倍或8倍过采样，正是为了对抗这种偏差和线上的噪声。它用更高的频率（波特率的16或8倍）去采样RX信号，然后通过“投票逻辑”从多个样本中决定该位的真实值，从而提高了抗干扰能力和对波特率微小偏差的容忍度。

2.2 分数分频器：波特率生成的精密艺术

这是UART模块中最具巧思的部分。系统通常运行在一个固定的高频时钟下（例如MC72000的IP总线时钟为24 MHz），而我们需要的是诸如9600、115200这类相对很低的波特率时钟。最简单的办法是用一个整数分频器，比如用24,000,000 Hz / 9600 Hz = 2500 作为分频系数。但对于24,000,000 Hz / 115200 Hz ≈ 208.333，这就不是一个整数了。如果强行用208分频，实际波特率会变成115384 Hz，存在误差。在高速或长距离通信时，累积的误差可能导致通信失败。

MC72000的解决方案是分数分频器。它通过两个寄存器UBRINC和UBRMOD来实现一个“小数”分频比。其工作原理可以用一个累加器模型来理解：

  1. 有一个累加器，初始值为0。
  2. 每个输入时钟周期，累加器加上INC的值。
  3. 如果累加器溢出（超过MOD），则输出一个脉冲，并且累加器减去MOD。
  4. 这样，平均下来，每MOD/INC个输入时钟周期，才会输出一个脉冲。

手册中给出的公式清晰地表达了这一点：

  • 16倍过采样模式(xTIM=0)：baudrateX16 = ipsclk * INC / (1 + MOD)
  • 8倍过采样模式(xTIM=1)：baudrateX8 = ipsclk * INC / (1 + MOD)

最终波特率 =baudrateX16 / 16或baudrateX8 / 8。

为什么是1+MOD？这是由硬件电路实现决定的。MOD寄存器存储的是比较值，当累加器的值大于MOD时输出脉冲并回退。从0计数到MOD，总共是MOD+1个状态。因此，分频系数实际上是(MOD+1)/INC。手册中的表格就是根据这个公式，为24MHz和12MHz系统时钟计算出的标准波特率参数。

实操心得：计算与验证在实际编程中，我们通常根据所需波特率和系统时钟反推INC和MOD。例如，在24MHz、16倍过采样下配置115200波特率：

  1. 计算baudrateX16 = 115200 * 16 = 1,843,200 Hz。
  2. 计算理论分频系数N = ipsclk / baudrateX16 = 24,000,000 / 1,843,200 ≈ 13.0208。
  3. 这个系数不是整数。我们需要找到一对INC和MOD，使得(1+MOD)/INC ≈ 13.0208，同时INC和MOD为整数。
  4. 查阅手册表26，找到MOD=767, INC=10000。验算：(1+767)/10000 = 0.0768，分频系数为倒数1/0.0768 ≈ 13.0208，完全匹配。

注意：分数分频器虽然精确，但其输出时钟的占空比和抖动（Jitter）可能不是完美的50%。对于UART采样来说，只要采样点稳定，这通常可以接受。但在某些对时钟质量要求极高的场景（如作为其他模块的时钟源），需要谨慎评估。

2.3 流控制：硬件握手与数据流管理

当你需要传输大量数据，而接收方处理速度可能跟不上时，就需要流控制来防止数据丢失。UART最常用的硬件流控制是RTS和CTS信号线。

  • RTS：请求发送。由接收方（或数据流向的“目标方”）驱动，告诉发送方“我是否可以接收数据”。低电平有效（通常）。
  • CTS：清除发送。由发送方（或数据流向的“源方”）监测，决定“我是否可以开始发送数据”。低电平有效（通常）。

MC72000的流控制逻辑非常典型且可配置：

  1. 使能：通过控制寄存器UCON的FCE位开启硬件流控制。
  2. 极性：通过FCP位选择RTS/CTS的有效电平。FCP=0表示低电平有效，这是最常见的情况。
  3. 工作流程：
    • 接收方通过RXFIFO的空闲空间情况，自动控制其RTS引脚输出。当RXFIFO快满时（超过CTS_LEVEL阈值），接收方会置高RTS（假设FCP=0，即高电平表示“忙”），通知对方暂停发送。
    • 发送方在发送每个字符前，会检查自己的CTS引脚输入。如果检测到CTS为高（表示对方“忙”），它会发送完当前字符后停止，直到CTS变低（对方“清除”忙状态）。

手册中的流程图（Figure 34）生动地展示了这一对话过程。这种机制确保了接收方的缓冲区不会溢出，是实现可靠高速通信的关键。

避坑指南：

  • 连线交叉：务必记住，A设备的RTS应连接B设备的CTS，A设备的CTS应连接B设备的RTS。同方向直接相连是常见错误。
  • 软件配合：即使开启了硬件流控制，发送方的软件也不能无脑地向UART数据寄存器填数据。它需要检查发送FIFO是否满，或等待发送完成中断。硬件流控制防止的是接收端溢出，而发送端FIFO的管理仍需软件参与。
  • 初始状态：系统上电后，应确保流控制信号处于“允许通信”的状态（通常是RTS和CTS都为低电平），否则通信会一直挂起。

3. 寄存器详解与驱动编写要点

3.1 控制寄存器配置实战

MC72000的UART控制寄存器UCON集成了大部分功能开关。配置时应有清晰的顺序，以下是我推荐的初始化流程：

  1. 复位与禁用：首先，确保TXE和RXE位为0（禁用收发器），停止任何正在进行的数据传输。
  2. 配置通信参数：
    • PEN、EP：决定是否启用及使用奇偶校验。
    • ST2：设置停止位长度（1或2位）。注意：这通常不影响接收，接收方只检测至少1个停止位。
    • xTIM：选择过采样率。16倍过采样抗噪性更好，8倍过采样允许在更高系统时钟下达到更高的极限波特率（如手册中，24MHz下921600波特率只能用8倍模式）。
  3. 配置流控制：
    • FCE：使能硬件流控制。
    • FCP：根据外设设定流控制极性。
    • SEL：选择使用哪一组GPIO引脚作为UART的RTS/CTS功能。关键一步：别忘了去GPIO模块配置相应引脚为复用功能模式。
  4. 配置中断：
    • MTXR、MRXR：根据你的驱动模型（轮询或中断）决定是否屏蔽TXRDY和RXRDY中断。在中断驱动中，通常先屏蔽，待所有配置完成后再开启。
  5. 使能收发器：最后，将TXE和RXE位置1，UART开始工作。

关于TX_OEN_B和CONTX：TX_OEN_B用于三态（高阻）输出使能，在多主机共享总线时有用。CONTX是测试模式下的连续发送，正常应用无需开启。

3.2 状态寄存器与错误处理

状态寄存器USTAT是诊断通信问题的“仪表盘”。它包含两类信息：中断标志和错误标志。

  • 中断标志：TXRDY和RXRDY。它们指示了FIFO状态是否达到了预设的触发阈值（由TXLEVEL和RXLEVEL控制），是中断驱动模式下触发服务例程的依据。
  • 错误标志：
    • FE：帧错误。最常见的原因是波特率不匹配，导致停止位没有被采样到逻辑1。也可能是收到了“Break”信号（线路被长时间拉低）。
    • PE：奇偶校验错误。表明传输过程中可能发生了单数位的跳变。
    • SE：起始位错误。起始位采样验证失败，可能由线路上的毛刺引起。
    • ROE：接收FIFO溢出错误。这是严重错误，意味着数据已经丢失。原因是软件读取FIFO的速度跟不上接收速度。
    • TOE：发送FIFO溢出错误。发生在软件写入速度超过硬件发送速度时。
    • RUE：接收FIFO欠载错误。发生在软件试图读取空FIFO时。

错误处理策略：

  1. 读取即清除：USTAT的低6位错误标志在读取该寄存器后会自动清零。因此，在中断服务程序中，应先读取USTAT保存错误状态，再读取UDATA获取数据。
  2. 区分对待：FE、PE、SE通常伴随当前读取的字符数据，可能该字符已损坏，但链路可恢复。而ROE和TOE是系统级错误，需要检查软件流程和流控制是否正常。
  3. Break处理：当检测到FE且读取到的数据为0时，很可能是一个Break信号。这在一些工业协议中用于报文帧的起始或结束标识。

3.3 FIFO与缓冲区控制的艺术

MC72000的UART包含一个32字节的发送FIFO和一个32字节的接收FIFO。FIFO的存在极大地减轻了CPU的中断负担。其核心控制在于两个阈值寄存器：RXLEVEL和TXLEVEL。

  • URXCON寄存器：
    • RXLEVEL：可写，设置接收中断触发的水位线。当RXFIFO中的数据字节数大于此值时，RXRDY中断标志置位。例如，设为24，则当FIFO中数据超过24字节时产生中断，此时软件最多有8字节（32-24）的缓冲时间去读取，防止溢出。
    • RXFULLCNT：只读，实时反映当前接收FIFO中存有的数据字节数。
  • UTXCON寄存器：
    • TXLEVEL：可写，设置发送中断触发的水位线。当TXFIFO中的空闲字节数（即可写入的字节数）大于此值时，TXRDY中断标志置位。例如，设为8，则当FIFO空闲空间大于8字节（即已用空间小于24字节）时产生中断，提示软件可以继续填充数据。
    • TXEMPTYCNT：只读，实时反映当前发送FIFO中剩余的空闲字节数。

配置心得：

  • 接收侧：RXLEVEL不宜设置过高。设得太高（如28），虽然中断频率低，但留给软件的反应时间窗口很小（只剩4字节），在系统繁忙时极易导致ROE溢出错误。通常设置为FIFO深度的一半或三分之二（如16或20）是比较平衡的选择。
  • 发送侧：TXLEVEL决定了“提前量”。设得太小（如1），则FIFO稍有空闲就触发中断，中断过于频繁。设得太大（如24），则可能无法及时填充数据，导致发送间隙，降低总线利用率。通常也设置为FIFO深度的一半左右。
  • 流控制联动：UCTS寄存器中的CTS_LEVEL用于控制何时置起CTS信号（通知对方暂停）。这个值应略小于RXLEVEL。例如，RXLEVEL=20用于触发中断，CTS_LEVEL=16。这样，当FIFO数据达到16字节时，就通过硬件告诉对方“慢点发”，为软件处理预留了更多的安全边际，实现了硬件层面的流量整形。

4. CSPI模块：同步串行的对比与洞察

4.1 CSPI与UART的根本区别

在分析完UART后，再看MC72000的CSPI模块，能深刻体会到同步与异步通信的差异。CSPI是典型的同步串行外设接口。

  • 时钟线：CSPI有一根专用的SPI_CK时钟线，由主设备产生。从设备根据这个时钟边沿来采样数据。这意味着通信速率完全由主设备控制，且双方无需复杂的波特率匹配。
  • 全双工与半双工：CSPI通常使用两根数据线（MOSI和MISO），可以在同一时钟周期内同时进行发送和接收，实现真正的全双工。而UART虽然也有TXD和RXD，但它们是独立的单向通道，本质上是两个半双工链路的组合。
  • 帧结构：CSPI没有起始位、停止位。一帧数据的开始和结束由片选信号SS_B和时钟周期数BITCOUNT来定义。数据位在时钟边沿被移入或移出，是纯粹的比特流。
  • 从设备选择：CSPI通过SS_B线选择特定的从设备，支持一主多从的总线结构。UART通常是点对点连接。

4.2 CSPI的寄存器配置要点

CSPI的寄存器结构与UART有相似之处（如数据寄存器、控制/状态寄存器），但核心配置参数不同：

  1. CONTROLREG：这是核心配置寄存器。
    • MODE：主/从模式选择。
    • BITCOUNT：设置每次传输的位数（1-16位），这比UART固定的8位格式灵活得多。
    • CPOL和CPHA：时钟极性和相位。这是SPI配置中最容易出错的地方。它们定义了时钟空闲时的电平（CPOL）以及数据在哪个时钟边沿采样（CPHA）。主从设备的这两项配置必须完全一致。
  2. 波特率设置：CSPI的时钟由系统时钟分频得到，分频系数通常通过CONTROLREG中的字段直接选择（如手册提到的/4到/512），比UART的分数分频器简单，但精度和灵活性稍逊。
  3. DATAREADY_B信号：这是一个高级功能。在主机模式下，它可以配置为由该引脚的电平或边沿来触发一次传输，允许从设备主动通知主机“数据已准备好”，实现某种形式的“硬件中断式”通信，效率更高。

实操对比：何时用UART，何时用CSPI？

  • 选择UART：当通信距离较远（几米到上百米）、需要简单的点对点连接、对时钟同步要求不高、且设备只有两根线（RX/TX）可用时。例如，连接GPS模块、蓝牙串口模块、与PC调试终端通信。
  • 选择CSPI：当通信速率要求高（常达MHz级别）、通信距离短（通常板级）、需要连接多个从设备（如多个传感器、存储器）、或者通信协议本身就是SPI标准时。例如，连接Flash存储器、ADC/DAC芯片、TFT屏幕控制器。

5. 常见问题排查与调试经验

在实际驱动开发中，你会遇到各种各样的问题。以下是我总结的一些典型故障场景和排查思路：

5.1 通信完全无反应

  • 检查1：物理连接与电压。确保TX接RX，RX接TX，共地。用万用表或示波器检查双方接口电压是否匹配（如3.3V对5V可能需要电平转换）。
  • 检查2：波特率配置。这是最常见的问题。确保双方波特率、数据位、停止位、奇偶校验完全一致。一个技巧：让MCU的TX引脚发送一个持续的0x55（二进制01010101）。用示波器测量，这是一个完美的方波，其周期等于1位时间的两倍。测量这个方波的周期，就能反推出实际的波特率，与理论值对比。
  • 检查3：引脚复用。MCU的引脚通常有多种功能。确认UART/CSPI模块是否已正确映射到指定的物理引脚上，并且GPIO的模式已设置为复用功能，而非普通的输入/输出。
  • 检查4：时钟源。确认给UART模块提供时钟的IP总线时钟是否已使能且频率正确。如果系统时钟配置错误，所有基于它的定时都会出错。

5.2 能发送但不能接收，或接收乱码

  • 排查1：中断与FIFO。如果使用中断，确认接收中断已使能（MRXR=0），并且中断服务程序正确读取了UDATA寄存器以清除RXRDY标志。检查RXLEVEL阈值设置是否合理。
  • 排查2：流控制。如果使能了硬件流控制，检查RTS/CTS连线是否正确，以及对方设备是否支持并正确配置了流控制。可以尝试暂时禁用流控制（FCE=0）来隔离问题。
  • 排查3：过采样与噪声。在电气环境恶劣的长距离通信中，尝试将xTIM设置为1，使用8倍过采样，可能会降低对波特率偏差的容忍度，但有时能避开某些采样点上的噪声。同时，检查PCB布局，串口线是否远离噪声源（如电机、电源）。

5.3 高速通信时数据丢失

  • 分析1：软件瓶颈。这是ROE错误的直接原因。使用性能分析工具，检查你的接收中断服务程序执行时间是否过长。是否在中断中做了复杂运算或函数调用？考虑将数据快速拷贝到环形缓冲区，在后台主循环中处理。
  • 分析2：FIFO与阈值优化。如前所述，调整RXLEVEL和TXLEVEL，在中断频率和缓冲区安全之间取得平衡。启用并合理设置CTS_LEVEL，让硬件流控制尽早介入。
  • 分析3：DMA。如果MCU支持，将UART/CSPI与DMA结合是解决高速数据流的最佳方案。让DMA自动搬运FIFO中的数据到内存，可以解放CPU，并几乎消除因软件延迟导致溢出的风险。

5.4 CSPI通信异常

  • 时钟模式：确保主从设备的CPOL和CPHA设置一致。这是SPI通信的第一要务。
  • 片选信号：确认SS_B信号在传输期间保持有效（低电平）。从设备在SS_B无效时会忽略时钟和数据。检查SS_B的GPIO控制是否正确，特别是在多从设备系统中，确保同一时刻只有一个片选有效。
  • 位序：注意SPI通常是MSB先发送，但有些设备可能是LSB先发。检查CONTROLREG中是否有相关配置位。
  • DATAREADY_B：如果使用了此引脚，确认其触发方式（边沿/电平）与从设备行为匹配。

回顾MC72000这份数据手册，其UART和CSPI模块的设计堪称经典。分数分频器实现了波特率的精确生成，可配置的FIFO中断阈值与硬件流控制共同构建了高效且鲁棒的数据链路管理机制。这些原理和设计思路，在当今更先进的芯片中依然以各种形式存在和发展。理解它们，不仅能帮你写好一个驱动程序，更能让你在遇到通信问题时，拥有从硬件信号到软件逻辑的完整排查能力。最后分享一个调试习惯：在项目初期，不妨先实现一个最基础的、轮询式的、无流控制的通信，确保链路物理层和基本参数正确。然后再逐步叠加中断、FIFO、DMA、流控制等高级功能，每步都验证，这样能最清晰地定位问题所在。