首页/资讯中心/详情

MC68341串行与定时器模块编程实战：从寄存器配置到驱动开发

MC68341串行与定时器模块编程实战：从寄存器配置到驱动开发
📅 发布时间：2026/6/23 18:11:31

1. 项目概述与核心价值

在嵌入式系统开发领域，尤其是面对MC68341这类经典的32位微控制器时，直接与硬件寄存器打交道是每个嵌入式工程师的必修课。串行通信和定时器，作为嵌入式系统中最基础、最核心的两个外设模块，其稳定可靠的编程直接决定了系统与外界交互的能力和内部时序控制的精度。很多新手在面对厚达数百页的用户手册时，常常感到无从下手，被诸如FFULL、RxRDY、预分频器、输入捕获等术语和繁杂的寄存器位定义所困扰。本文旨在充当一位“引路人”，以MC68341用户手册为蓝本，但不止于翻译手册，而是结合我多年在工业控制和通信设备开发中的实际经验，为你深入解析串行模块（Serial Module）和定时器模块（Timer Module）的编程精髓。我们将从“为什么需要FIFO”这样的设计哲学问题开始，一直深入到“如何编写一个健壮的、带超时处理的发送函数”这样的实战代码，让你不仅知道如何配置寄存器，更理解每一个配置位背后的硬件行为逻辑，从而在面对任何微控制器的类似模块时都能举一反三。

2. 串行通信模块深度解析

串行通信，简而言之就是将数据一位一位地按顺序传输。MC68341的串行模块（通常指UART或SCI）实现了异步串行通信协议，其核心价值在于以极少的引脚（通常为TXD、RXD两根线）实现全双工数据交换，并借助硬件缓冲和状态机极大减轻CPU负担。

2.1 核心硬件机制：移位寄存器与FIFO的协同

理解串行模块，首先要抓住两个核心硬件单元：移位寄存器（Shift Register）和FIFO（First In First Out）缓冲区。这是实现串并转换和数据缓冲的关键。

移位寄存器是物理层工作的核心。发送时，CPU将并行数据（如一个字节）写入发送保持寄存器（Transmitter Holding Register），硬件会自动将其加载到发送移位寄存器中，然后在发送时钟的控制下，将数据从最低位（LSB）或最高位（MSB）开始，逐位移出到TXD引脚。接收过程则相反，RXD引脚上的串行数据位在接收时钟同步下，被逐位移入接收移位寄存器，当凑满一个完整字符（如8位）时，硬件会触发一个内部事件。

如果每次接收或发送一个字符都触发一次CPU中断，在高波特率下CPU将疲于奔命。因此，FIFO缓冲区被引入作为“蓄水池”。以MC68341的接收端为例，它提供了一个3级深度的硬件FIFO。接收移位寄存器收满一个字符后，并非直接通知CPU，而是先将该字符“搬运”到FIFO缓冲区中排队。只有当FIFO从空变为非空（即收到第一个字符），或FIFO被填满时，硬件才会通过标志位或中断来通知CPU“你有数据待处理”。这允许CPU一次读取多个字符，或在不丢失数据的前提下有更宽松的时间响应，显著提升了系统效率。

2.2 关键状态位：FFULL与RxRDY的实战解读

用户手册中提到的FFULL（FIFO Full）和RxRDY（Receiver Ready）位，是编程中需要持续查询或作为中断判断依据的关键。很多开发者容易混淆，这里我们结合场景彻底厘清：

  • RxRDY (Receiver Ready)：此位为1，是CPU读取数据的直接信号。它表示接收FIFO中至少有一个字符正等待着被CPU读取。只要FIFO非空，此位就会保持为1。当CPU读取接收缓冲寄存器（实际上是从FIFO中取出最早进入的字符）后，如果此次读取导致FIFO变空（即取走了最后一个字符），那么RxRDY位会被硬件清零。编程要点：在查询方式下，你的接收函数应循环检测此位，为1则读取数据。在中断方式下，通常使能“接收器就绪”中断源，中断服务程序（ISR）中读取数据直到此位变为0。

  • FFULL (FIFO Full)：此位为1，是一个流量控制预警信号。它表示接收FIFO的三个位置全部被占满。此时，如果接收移位寄存器又接收完了一个新字符，它将无法被移入FIFO，这个字符会滞留在移位寄存器中，直到CPU从FIFO中读走一个字符腾出空间。手册中特别说明，当空间腾出后，滞留的字符会立即被移入FIFO，并且FFULL位会继续保持为1（因为移入后FIFO又满了）。只有CPU再次读取，使FIFO中出现至少一个空闲位置时，FFULL位才会清零。编程要点：FFULL位通常用于更高级的流控或系统健康监测。例如，如果频繁出现FIFO满，说明你的接收处理程序（ISR或主循环）速度跟不上数据接收速率，可能导致数据溢出错误。你可以监控此位，并在其置位时采取加速处理或通过RTS信号通知发送方暂停等策略。

注意：FFULL和RxRDY的状态变化与CPU的读取操作紧密相关，理解它们的关键在于时刻在心中描绘FIFO队列的“进（来自移位寄存器）出（CPU读取）”动态过程。避免仅根据单一状态位做绝对判断。

2.3 发送器双缓冲机制：TxRDY的运作逻辑

发送端采用了一种“双缓冲”机制来提高效率，由发送保持寄存器（Holding Register）和发送移位寄存器（Shift Register）协同工作。

其工作流程和TxRDY（Transmitter Ready）状态位的逻辑如下：

  1. 初始或发送移位寄存器空闲时，TxRDY位被硬件置为1。这告诉CPU：“保持寄存器是空的，你可以把下一个要发送的字符写进来”。
  2. CPU向发送缓冲寄存器（TB）执行写操作。这个动作会做两件事：一是将数据写入发送保持寄存器，二是立即将TxRDY位清零。清零的原因是，此时保持寄存器已被占用，在移位寄存器把当前字符“取走”之前，CPU不能再写入新字符。
  3. 当发送移位寄存器完成前一个字符的发送并变空后，它会自动检查保持寄存器。如果发现保持寄存器有有效数据（即TxRDY为0），它便将该数据加载到自身，并重新将TxRDY位置1，向CPU发出下一个写入请求。同时，移位寄存器开始串行发送这个新加载的字符。

这里有一个至关重要的细节：手册明确指出，当TxRDY位为0（即保持寄存器满）或发送器被禁用时，对发送缓冲寄存器（TB）的写操作是无效的。这意味着，在发送前必须确保模块和发送器已使能，并且在每次写入前，必须通过查询TxRDY位或等待发送中断来确认硬件已准备就绪。盲目写入会导致数据丢失。

3. 串行模块编程实战：从初始化到驱动编写

理解了硬件原理，我们来看如何用代码驾驭它。手册图7-10的流程图给出了一个经典的软件架构，我们将它拆解为可落地的代码和逻辑。

3.1 模块初始化序列详解

初始化是确保串口可靠工作的第一步，必须严格按照顺序配置相关寄存器。手册7.5.1节给出了一个建议的序列，我们将其转化为具体的操作步骤和原因分析。

第一步：全局模块配置这些配置对整个串行模块生效，通常只需执行一次。

  1. 命令寄存器（CR）：首先对每个通道的接收器和发送器执行复位操作（通常写入特定命令字，如0x20复位接收器，0x30复位发送器）。这确保了所有内部状态机、FIFO和状态寄存器（SR）处于确定的初始状态。
  2. 模块配置寄存器（MCR）：
    • STP位：设置为0，使能串行模块，使其脱离停止状态。
    • FRZx位：在调试器冻结CPU时，决定串行模块是否继续运行。根据你的调试需求设置。
    • ICCS位：选择输入捕获时钟源，根据系统设计选择。
    • SUPV位：设定寄存器访问权限。在无操作系统的简单系统中，通常设为0，允许用户模式访问。
    • IARBx位：设置模块的中断仲裁优先级。在多中断源系统中，为避免中断冲突，需要为每个可中断模块分配一个唯一的优先级编号。
  3. 中断向量寄存器（IVR）：填写当串行模块产生中断时，CPU将读取的中断向量号。这需要与你的中断向量表（IVT）设置相匹配。
  4. 中断级别寄存器（ILR）：设置串行模块中断的优先级级别（0-7），级别高的中断可以打断级别低的中断服务程序。
  5. 中断使能寄存器（IER）：此时先不要使能任何中断。初始化阶段应保持所有中断源禁用，待所有配置完成、系统稳定后再按需开启。
  6. 辅助控制寄存器（ACR）：选择波特率发生器组（BRG位），这决定了后续CSR中分频值对应的实际波特率范围。配置输入使能控制（IEC位），决定某些引脚是否作为输入。
  7. 输出端口控制寄存器（OPCR）：MC68341的某些引脚是复用的。通过此寄存器，可以将与串口相关的引脚（如RTS、CTS）配置为硬件流控制功能，而非通用IO。

第二步：通道特定配置以下配置针对每个串行通道（A和B）独立进行。

  1. 时钟选择寄存器（CSR）：这是设置波特率的关键。根据ACR选择的波特率发生器组，向CSR写入一个分频值。波特率 = 输入时钟频率 / (分频因子 * 16)。你需要根据目标波特率和系统主频来计算这个值。
  2. 模式寄存器1（MR1）：
    • RxRTS：硬件流控制。若使能，则RTS输出信号会在接收FIFO快满时自动无效，请求对方暂停发送。
    • R/F：选择中断/状态触发条件。是RxRDY（FIFO非空）还是FFULL（FIFO满）触发接收中断？这取决于你的数据处理策略。
    • ERR：选择错误模式。字符模式（每个字符产生错误状态）或块模式（累积错误）。
    • PM/PT：奇偶校验模式和类型（奇校验、偶校验或无校验）。
    • B/Cx：每个字符的数据位数（5-8位）。
  3. 模式寄存器2（MR2）：
    • CMx：通道操作模式。通常选择“正常”模式（异步UART）。
    • TxRTS：发送器RTS控制。若使能，则发送器就绪时控制RTS输出。
    • TxCTS：清除发送（CTS）流控制。若使能，则只有在CTS输入有效时，发送器才会工作。
    • SBx：停止位长度（1, 1.5, 2位）。
  4. 命令寄存器（CR）：最后，再次操作CR，发送“使能接收器”和“使能发送器”的命令，让通道开始工作。

实操心得：初始化代码的编写顺序很重要。一个稳健的习惯是：先复位（Reset），再配置（Configure），最后使能（Enable）。务必在使能中断或收发器之前，完成所有静态参数的设置。手册7.5.2节的示例代码是一个很好的模板，但它缺少错误处理和超时机制，在产品代码中必须补全。

3.2 I/O驱动函数编写与优化

手册提供了INCH（输入字符）、OUTCH（输出字符到通道A）和POUTCH（输出字符到通道B）的流程图。我们将其实现为更健壮的C语言风格函数，并加入超时和错误处理。

/** * @brief 从串口通道A读取一个字符（查询方式） * @param timeout_ms 超时时间（毫秒），0表示无限等待 * @return 读取到的字符，若超时则返回-1（或特定错误码） */ int16_t SERIAL_A_GetChar(uint32_t timeout_ms) { uint32_t start_tick = GET_SYSTEM_TICK(); // 获取当前系统节拍 while (1) { // 1. 检查接收状态寄存器(SRA)的RxRDY位 if (SRA & RX_READY_MASK) { // 2. 读取字符 uint8_t ch = RECEIVE_BUFFER_A; // 3. （可选）检查错误位，如帧错误、奇偶错误 if (SRA & (FRAME_ERROR_MASK | PARITY_ERROR_MASK)) { // 处理错误，例如清除错误标志，并返回错误指示 COMMAND_REG_A |= RESET_ERROR_STATUS_MASK; return -2; // 错误码 } return (int16_t)ch; } // 4. 超时检查 if (timeout_ms > 0) { if ((GET_SYSTEM_TICK() - start_tick) >= TIMEOUT_TO_TICKS(timeout_ms)) { return -1; // 超时 } } // 5. 可在此处加入任务调度或低功耗等待 // IDLE_TASK(); } } /** * @brief 向串口通道A发送一个字符（查询方式） * @param ch 要发送的字符 * @param timeout_ms 超时时间（毫秒） * @return 0成功，-1超时 */ int8_t SERIAL_A_PutChar(uint8_t ch, uint32_t timeout_ms) { uint32_t start_tick = GET_SYSTEM_TICK(); while (1) { // 1. 检查发送状态寄存器(SRA)的TxRDY位 if (SRA & TX_READY_MASK) { // 2. 写入发送缓冲寄存器(TBA) TRANSMIT_BUFFER_A = ch; return 0; // 成功 } // 3. 超时检查 if (timeout_ms > 0) { if ((GET_SYSTEM_TICK() - start_tick) >= TIMEOUT_TO_TICKS(timeout_ms)) { return -1; // 超时 } } // 等待... } } /** * @brief 发送字符串（基于PutChar） * @note 此函数实现了手册中OUTCH流程图对回车(CR)后自动补发换行(LF)的逻辑。 */ void SERIAL_A_PrintString(const char *str) { while (*str) { SERIAL_A_PutChar(*str, DEFAULT_TIMEOUT); if (*str == '\r') { // 如果是回车符 // 等待发送器再次就绪，然后发送换行符 SERIAL_A_PutChar('\n', DEFAULT_TIMEOUT); } str++; } }

代码解析与避坑指南：

  1. 超时机制：在嵌入式系统中，死等（while(!TxRDY);）是极其危险的，它可能导致系统在硬件故障时完全卡死。加入基于系统节拍（SysTick）的超时判断是产品级代码的基本要求。
  2. 错误处理：读取数据后，应检查状态寄存器的帧错误（FE）、奇偶错误（PE）等位。发现错误后，通常需要通过向命令寄存器（CR）写入特定命令来清除错误状态，否则后续通信可能异常。
  3. 发送换行处理：如手册流程图所示，这是一个贴心的设计。许多终端期望“回车（CR，\r）”加“换行（LF，\n）”才能正确换行。驱动层实现此逻辑，对上层的应用代码更加友好。
  4. 寄存器访问：手册特别强调“串行模块寄存器只能通过字节操作访问”。这意味着在C代码中，应使用volatile uint8_t*指针来访问这些寄存器地址，避免编译器进行优化或合并访问，导致不可预期的行为。

3.3 中断处理程序（ISR）设计要点

中断是提高CPU效率的关键。手册中的SIRQ例程处理的是“Break信号变化”中断，这是一个相对特殊的中断。更常见的是接收数据就绪（RxRDY）和发送缓冲空（TxRDY）中断。

一个典型的数据接收中断服务程序框架如下：

void __attribute__((interrupt)) UART_A_RX_ISR(void) { // 1. 清除中断标志（具体方式取决于中断控制器，可能是读状态寄存器） uint8_t status = SRA; // 读取状态寄存器可能自动清除某些中断源 // 2. 循环读取，直到FIFO为空 while (SRA & RX_READY_MASK) { uint8_t received_data = RECEIVE_BUFFER_A; // 3. 将数据放入软件环形缓冲区（Ring Buffer） ring_buffer_put(&uart_rx_buf, received_data); // 4. （可选）检查错误 if (status & (FRAME_ERROR_MASK | PARITY_ERROR_MASK)) { error_flag |= UART_ERROR_MASK; COMMAND_REG_A |= RESET_ERROR_STATUS_MASK; } } // 5. 通知主程序或任务有数据到达（例如释放信号量、设置标志位） osSemaphoreRelease(uart_rx_sem); }

中断编程核心原则：

  • 快进快出：ISR中只做最必要的操作（读数据、清标志、放入缓冲区）。复杂处理（如协议解析）应交给主循环或任务。
  • 使用环形缓冲区：这是中断与主程序之间进行数据交换的标准方式，能有效解决数据覆盖和丢失问题。
  • 妥善清除中断源：必须按照硬件要求清除中断标志，否则会导致中断持续触发，系统瘫痪。MC68341通常通过读取状态寄存器（SR）或写入命令寄存器（CR）来清除。

4. 定时器模块：从计数器到多功能信号发生器

定时器是嵌入式系统的“心跳”和“计时员”。MC68341的定时器模块功能丰富，远不止简单的延时。

4.1 模块架构与核心概念

模块的核心是一个16位递减计数器，其前级可以连接一个8位预分频器。时钟源可以选择内部系统时钟（CLKOUT/2）或外部引脚（TIN）。这种设计带来了极大的灵活性：

  • 预分频器：将输入时钟进行1到256的分频，从而扩展了定时器的计时范围。例如，系统时钟为16MHz，经过256分频后，计数器时钟为62.5kHz，则16位计数器最大可计时约1.05秒（65536 / 62500）。
  • 比较寄存器（COM）：这是定时器高级功能的“灵魂”。计数器在递减过程中，会不断与COM寄存器中的值进行比较。当两者相等时，会触发“比较匹配”事件，可以产生中断或改变输出引脚（TOUT）的电平。
  • 两个预加载寄存器（PREL1, PREL2）：它们存储了计数器在超时（减到0）后自动重载的值。PREL2的引入，使得定时器可以在两个不同的周期值之间交替重载，用于生成可变占空比的PWM波。

4.2 五大工作模式深度剖析与选型

定时器的强大功能通过控制寄存器（CR）中的模式位（MODEx）来选择。理解每种模式的应用场景是关键。

4.2.1 输入捕获/输出比较模式（MODEx=000）

这是最通用的模式，兼具测量和生成信号的能力。

  • 输出比较（Output Compare）：预先在COM寄存器中设置一个比较值。当递减计数器减到与该值相等时，触发“比较匹配”事件。你可以通过配置输出控制位（OCx），让TOUT引脚在匹配时产生特定的动作：置0、置1、翻转（Toggle）或不变。这是生成精确时间间隔信号（如PWM、单脉冲）的基础。
  • 输入捕获（Input Capture）：此功能与TGATE引脚相关。当TGATE引脚上有有效边沿（通常为上升沿）时，硬件会“捕获”当前计数器的值（存入计数器寄存器CNTR），并设置状态标志。这可以用来测量外部脉冲的宽度或周期。例如，在脉冲上升沿捕获一次计数器值，在下降沿再捕获一次，两次值之差乘以计数周期就是脉冲高电平宽度。

实战场景：测量一个未知频率的方波信号。将信号接至TIN作为时钟源，TGATE接方波信号。设置定时器为输入捕获模式。在TGATE的每个上升沿，读取捕获到的计数器值。由于计数器由被测信号本身驱动，两次捕获值之差恒定为1个计数周期，因此该模式更适合测量脉冲宽度（需外部时钟）。对于频率测量，更常用下文的事件计数模式。

4.2.2 方波发生器模式（MODEx=001）

此模式专用于生成固定占空比（50%）的方波。计数器从PREL1的值开始递减，减到0（超时）后，自动重载PREL1并继续，周而复始。每次超时，如果OCx配置为翻转模式，TOUT引脚就会翻转一次电平。因此，输出方波的周期 = (PREL1 + 1) * 计数时钟周期 * 2。“+1”是因为计数器从N减到0需要N+1个时钟周期，这是很多初学者容易算错的地方。

配置要点：生成1kHz的方波（系统时钟8MHz，预分频设为0，即不分频）。计数时钟频率为4MHz（CLKOUT/2），周期0.25μs。方波半周期 = 1/(1kHz*2) = 500μs。所需计数次数 = 500μs / 0.25μs = 2000次。因此，PREL1应设置为2000 - 1 = 1999（0x7CF）。

4.2.3 可变占空比方波发生器模式（MODEx=010）

这是模式2的增强版，用于生成占空比非50%的矩形波（即PWM的雏形）。计数器首先从PREL1递减到0，超时后重载PREL2并继续递减；第二次超时后，又重载PREL1，如此交替。

  • 高电平时间（或低电平时间） = (PREL1 + 1) * 时钟周期
  • 低电平时间（或高电平时间） = (PREL2 + 1) * 时钟周期
  • 信号周期 = (PREL1 + PREL2 + 2) * 时钟周期
  • 占空比 = (PREL1 + 1) / (PREL1 + PREL2 + 2)

通过动态修改PREL1和PREL2，即可实现动态调整的PWM输出，常用于控制LED亮度、电机速度等。

4.2.4 可变宽度单脉冲模式（MODEx=011）

此模式用于在触发后产生一个宽度精确可控的单次脉冲。触发信号通常来自TGATE引脚或软件命令。一旦触发，TOUT引脚输出一个预定宽度的脉冲（高电平或低电平），脉冲宽度由PREL1的值决定。这在需要精确延时触发其他设备的场景中非常有用。

4.2.5 脉冲宽度测量模式（MODEx=100）与事件计数模式（MODEx=101）
  • 脉冲宽度测量：此模式利用TGATE作为门控信号。TGATE有效（如高电平）期间，计数器对内部时钟进行计数；TGATE无效时，停止计数。读取最终的计数值，即可算出TGATE信号的有效脉宽。注意：此模式测量的是TGATE的电平宽度，而非TIN的频率。
  • 事件计数：此模式下，计数器不再是自由运行的，而是由TIN引脚上的外部脉冲边沿驱动递减。计数器从PREL1开始，每来一个外部脉冲就减1，减到0时产生超时中断。这直接实现了对外部事件的计数功能。例如，连接一个光电编码器，即可测量转速。

4.3 定时器编程实战与寄存器配置

下面以“输出比较模式生成一个500ms后触发的单次中断”为例，展示完整的配置流程。

/** * @brief 初始化定时器，配置为输出比较模式，在500ms后产生中断。 * @假设：系统时钟CLKOUT = 16MHz，预分频器设置为256分频。 */ void Timer_Init_OneShot_Compare(void) { // 1. 停止并复位定时器（操作CR寄存器） // 设置SWR=1 (软件复位), CPE=0 (先关闭计数器), MODEx=000 (输入捕获/输出比较) // TGE=0 (禁用TGATE门控), OCx=00 (输出不影响TOUT引脚) TIMER_CR = 0x80; // 假设CR地址，SWR位在bit7 // 2. 配置预分频器（在CR或独立的预分频寄存器中） // 假设通过CR的位[5:3]设置预分频为256 TIMER_CR |= (0x07 << 3); // 设置预分频因子 // 3. 计算比较值并写入比较寄存器（COM） // 计数器时钟 = 系统时钟/2 / 预分频 = (16MHz/2)/256 = 31.25kHz // 计数器周期 = 1 / 31.25kHz = 32us // 需要计数的次数 = 500ms / 32us = 15625 // 由于计数器从PREL1加载后开始递减，要计N次，PREL1应设为N-1。 // 但注意：在输出比较模式，我们关心的是比较匹配点，计数器从PREL1开始减。 // 若要在500ms后匹配，则COM值应为 (PREL1 - 目标计数次数)。 // 更常见的用法：设置PREL1为0xFFFF（最大值），COM = 0xFFFF - 15625 = 0xC2C7 TIMER_PREL1 = 0xFFFF; TIMER_COM = 0xFFFF - 15625; // 4. 配置中断 TIMER_IVR = TIMER_INTERRUPT_VECTOR_NUM; // 设置中断向量号 TIMER_ILR = 4; // 设置中断优先级为4 // 在中断使能寄存器(IER)或CR中，使能“比较匹配”中断 TIMER_CR |= (1 << IE_TC_BIT_POSITION); // 假设TC中断使能位在CR中 // 5. 启动定时器 // 清除SWR位，并设置CPE=1使能计数器 TIMER_CR &= ~(1 << SWR_BIT_POSITION); TIMER_CR |= (1 << CPE_BIT_POSITION); } /** * @brief 定时器比较匹配中断服务程序 */ void __attribute__((interrupt)) Timer_Compare_ISR(void) { // 1. 清除中断标志（通常通过读状态寄存器SR实现） uint16_t status = TIMER_SR; if (status & TC_MASK) { // 如果是比较匹配中断 // 2. 执行500ms后需要做的任务... Handle_500ms_Task(); // 3. （可选）如果需要单次触发，则在此禁用定时器或中断 // TIMER_CR &= ~(1 << CPE_BIT_POSITION); // 或清除中断使能 TIMER_CR &= ~(1 << IE_TC_BIT_POSITION); } }

关键点与避坑指南：

  1. 顺序至关重要：必须先停止定时器（SWR=1或CPE=0），再修改配置寄存器（如PREL1, COM, CR的模式位等），最后重新使能。运行时修改动态寄存器（如COM）需特别小心，最好在计数器暂停时进行。
  2. 时钟与分频计算：定时器的精度根基在于时钟源。务必根据系统时钟和预分频设置，准确计算计数器时钟周期。公式：定时时间 = (计数值 + 1) * (预分频因子 / 输入时钟频率)。这里的“+1”对应从N减到0的N+1个周期。
  3. COM与PREL1的关系：在输出比较模式，COM值是一个“比较点”。计数器从PREL1开始递减，减到COM时触发事件。因此，COM必须小于或等于PREL1。如果需要周期性的比较中断，在中断中不需要修改PREL1，计数器超时后会自动重载。如果需要改变下次比较的时间，应在中断中更新COM值。
  4. 中断标志清除：不同的中断事件（超时TO、比较匹配TC、门控TG）在状态寄存器（SR）中有各自的标志位。在ISR中，必须通过读取状态寄存器或向该标志位写1（取决于硬件设计）的方式来清除它，否则会反复进入中断。

5. 常见问题排查与调试技巧

在实际开发中，硬件模块不按预期工作是常态。以下是针对这两个模块的经典问题排查清单。

5.1 串行模块通信失败

现象可能原因排查步骤
完全无收发1. 模块未使能（MCR的STP位）。
2. 波特率严重失配。
3. 硬件线路故障（TX/RX接反、电平不匹配）。		1. 检查MCR寄存器，确保STP位为0。
2. 用示波器测量TXD引脚，看是否有数据波形。核对波特率计算：目标波特率 = 输入时钟 / (16 * 分频值)。
3. 检查硬件连接，确认共地，对于RS-232电平需确认电平转换芯片工作正常。
能发不能收1. 接收器未使能（CR命令）。
2. 接收中断或查询逻辑错误。
3. 对方设备发送问题。		1. 确认CR中已发送“Enable Receiver”命令。
2. 在接收中断ISR或查询函数中设置断点，看是否能进入。检查IER是否使能了接收中断。
3. 用逻辑分析仪同时抓取本机RXD和对方TXD信号，对比是否一致。
接收数据乱码1. 波特率轻微偏差（累积误差）。
2. 数据位、停止位、奇偶校验配置不匹配。
3. 电气干扰。		1. 计算实际波特率误差，通常要求小于2%。可尝试微调系统时钟或分频值。
2. 双机确认串口参数（波特率、数据位、停止位、校验位）完全一致。
3. 检查PCB布线，避免高速信号线靠近串口线。可尝试在两端加入适当电容滤波。
FIFO溢出1. 接收处理速度过慢。
2. 未及时读取导致FFULL后数据丢失。		1. 提高接收中断优先级，或在主循环中增加轮询频率。
2. 使能硬件流控（RTS/CTS），或在软件中实现XON/XOFF流控。
3. 监控状态寄存器的溢出错误标志（OE）。

5.2 定时器模块工作异常

现象可能原因排查步骤
定时器不启动1. 计数器未使能（CR的CPE位）。
2. 时钟源选择错误或未激活。
3. TGATE门控信号未有效（如果使能了门控）。		1. 确认CR寄存器中CPE位已置1，SWR位已清零。
2. 检查CR中的时钟源选择位，确认TIN引脚有信号或内部时钟有效。用示波器测量TOUT引脚（如果配置了输出）看是否有动作。
3. 若使用TGATE，检查TGE位和TGATE引脚电平。
定时时间不准1. 预分频器或重载值计算错误。
2. 系统时钟频率与预期不符。
3. 中断响应延迟影响。		1. 重新核对计算：定时时间 = (重载值+1) * (预分频值+1) / 输入时钟频率。注意“+1”。
2. 校准系统时钟。检查晶振负载电容是否匹配，用频率计测量CLKOUT。
3. 对于高精度定时，避免在定时器ISR中执行过长代码。考虑使用定时器的硬件输出比较功能直接驱动引脚，而非软件中断。
输出比较无动作1. 输出模式（OCx）配置错误。
2. TOUT引脚功能未映射（需配置OPCR等寄存器）。
3. 比较值（COM）设置不合理（大于PREL1）。		1. 确认CR中OCx位设置为期望的动作（如翻转01）。
2. 查阅数据手册，确认TOUT引脚是否与其他功能复用，并通过相关寄存器将其配置为定时器输出功能。
3. 确保COM寄存器的值小于等于PREL1的值。
中断不触发1. 中断未使能（CR的IEx位）。
2. 中断优先级（ILR）设置过低或被屏蔽。
3. 中断向量表（IVT）配置错误。
4. 中断标志未正确清除，导致只触发一次。		1. 检查CR或IER寄存器，确认对应事件（TO, TC, TG）的中断使能位已打开。
2. 检查CPU状态寄存器中的中断屏蔽级别，确保定时器中断级别高于当前屏蔽级别。
3. 确认中断向量号（IVR）与向量表中跳转地址对应。
4. 在ISR中，第一件事就是读取状态寄存器（SR）以清除标志位。

调试高级技巧：

  • 活用TOUT引脚：即使你不真正需要硬件输出，也可以在调试时将TOUT配置为在比较匹配或超时时翻转。用示波器观察这个引脚，可以非常直观地验证定时器是否在运行、周期是否准确，比单步调试代码高效得多。
  • 软件仿真与逻辑分析：在硬件调试前，可使用仿真器单步跟踪寄存器配置过程。硬件调试时，逻辑分析仪是必备利器，可以同时抓取TIN、TGATE、TOUT引脚波形以及总线上的寄存器读写信号，对分析复杂时序问题有奇效。
  • 阅读手册的电气特性章节：对于定时器输入TIN和TGATE，手册第12节会给出最小脉冲宽度、建立保持时间等参数。如果使用高速外部时钟，务必确保信号质量满足要求，否则会导致计数不稳定。