深入解析DSP96002异常处理：中断优先级、向量表与低功耗唤醒

1. 项目概述

在嵌入式DSP开发中，异常处理机制是系统稳定性和实时性的生命线。它决定了当外部事件（如按键、数据到达）或内部错误（如非法指令、栈溢出）发生时，处理器如何暂停手头工作，转而执行紧急任务，并在完成后精准返回。这听起来简单，但底层硬件如何裁决多个同时到来的中断？中断服务程序如何被“插入”到正在执行的指令流中而不破坏现场？不同的低功耗模式对中断响应又有何影响？这些都是嵌入式开发者必须吃透的硬核知识。

Motorola（后为Freescale，现属NXP）的DSP96002是一款经典的32位浮点数字信号处理器，其异常处理架构设计精妙，是理解此类处理器内核行为的绝佳样本。本文将结合手册内容与工程实践，深入拆解DSP96002的异常处理机制。我们将从处理器的五种核心状态切入，理解其运行、响应、休眠与重启的脉络；然后深入中断优先级（IPL）的硬件裁决逻辑，看它如何像交通警察一样管理中断洪流；最后，我们会详细解析中断向量表的结构与两种中断服务例程（快速与长中断）的实现细节，并附上配置代码和避坑指南。无论你是正在调试DSP96002相关遗留系统，还是希望深化对处理器异常机制的理解，这篇文章都将提供从原理到实操的完整路径。

2. DSP96002的五种处理状态及其切换逻辑

处理器并非永远在“执行指令”这一种模式下工作。DSP96002定义了五种明确的处理状态，构成了其所有行为的基础框架。理解状态及其切换条件，是设计可靠系统的第一步。

2.1 正常状态：指令执行的舞台

正常状态是处理器最基础、最活跃的状态。在此状态下，内核按照程序计数器（PC）的指引，从程序存储器中顺序或非顺序地取出、解码并执行指令。所有的算术逻辑单元（ALU）、地址生成单元以及数据总线都处于活跃状态。我们编写的绝大多数应用程序代码，都在这个状态下运行。异常处理机制的设计目标，正是为了在必要时，高效、可控地将处理器从正常状态切换到其他状态，并在处理完毕后，无痕地返回正常状态。

2.2 异常状态：中断响应的核心

当内部或外部事件触发中断时，处理器进入异常处理状态。这是本文的核心。触发源可以是：

1. 外部硬件中断：如IRQA、IRQB、IRQC引脚的电平或边沿变化。
2. 内部硬件中断：片内外设（如DMA控制器、主机接口）完成特定操作。
3. 软件指令：执行TRAPcc、FTRAPcc（条件陷阱）或ILLEGAL（非法指令）等。
4. 错误条件：栈错误（Stack Error）。

进入异常状态后，处理器会暂停当前正常指令流的执行，将程序流跳转到预定义的中断向量地址，开始执行中断服务例程。关键在于，这个切换过程是硬件自动完成的，对软件透明。DSP96002通过一种精巧的“指令流插入”机制来实现这一点，我们将在后续章节详细剖析。

2.3 复位状态：系统的起点

复位状态是处理器上电或外部复位引脚（RESET）被拉低后进入的状态。这是一个强制性的初始化状态。手册明确指出，进入复位状态时，处理器会执行一系列硬件初始化操作：

• 外设复位：所有片内外设（如主机接口、DMA）被复位并禁用。
• 寄存器初始化：修改寄存器（Mn）被设置为$FFFFFFFF（通常用于循环寻址的模值）。中断优先级寄存器（IPR）被清零。条件码寄存器（CCR）、异常寄存器（ER）、中断使能寄存器（IER）和模式寄存器（MR）的位被清除。
• 中断屏蔽：模式寄存器（MR）中的中断屏蔽位I1和I0被置位。根据图8-8，I1=I0=1意味着屏蔽所有优先级为0、1、2的可屏蔽中断，只有最高优先级3的非屏蔽中断（如复位、非法指令）才能被响应。这确保了系统启动过程的纯净。

处理器将保持复位状态，直到RESET引脚被释放（拉高）。随后，处理器从外部模式选择引脚（MODA, MODB, MODC）加载操作模式，并从特定的启动地址（通常是$00000000或$FFFFFFFE，详见向量表章节）开始取指执行，从而进入正常状态。

2.4 等待与停止状态：低功耗的权衡

为了降低功耗，DSP96002提供了两种低功耗模式：等待和停止。它们对中断的响应方式截然不同，选择哪种模式取决于你对唤醒延迟和功耗的极致要求。

等待状态通过执行WAIT指令进入。在此状态下，处理器内核的时钟被关闭，但片内外设（如中断控制器和主机接口）的时钟仍然运行。这意味着：

• 功耗降低：CPU核心功耗大幅下降。
• 可被中断唤醒：任何未被屏蔽的中断发生、外部复位或调试请求（DR引脚）都可以使处理器退出等待状态。如果是中断唤醒，处理器将直接进入异常状态处理该中断；如果是DR引脚唤醒，则可能进入调试模式。
• 唤醒速度快：由于时钟振荡器仍在工作，唤醒过程几乎无需等待，可以快速响应中断。

停止状态通过执行STOP指令进入。这是最低功耗的模式，因为它直接关断了时钟振荡器。整个芯片的时钟活动都停止了。

• 功耗极低：静态功耗降至最低。
• 唤醒方式有限：只能通过IRQA引脚中断、RESET引脚复位或DR引脚调试请求这三种外部信号的低电平来唤醒。
• 唤醒延迟大：唤醒时，需要先重新启动振荡器并等待时钟稳定，这会引入显著的延迟（通常是毫秒级），之后处理器才会根据唤醒源进入复位状态（如果是RESET唤醒）或响应中断（如果是IRQA唤醒）。

实操心得：模式选择与系统设计在电池供电的便携设备中，STOP模式是省电的终极武器。但你必须评估系统能否容忍其长达毫秒级的唤醒延迟。对于需要微秒级响应的实时数据采集，WAIT模式往往是更合适的选择，因为它保证了中断的即时响应。在设计电路时，确保唤醒源（如传感器中断线）能产生足够宽的低电平脉冲以穿透STOP模式下的时钟重启延迟，是一个常见的硬件设计要点。

3. 中断优先级结构与裁决机制

当多个中断源同时或近乎同时发出请求时，处理器必须决定先响应谁。DSP96002通过一个分层的中断优先级结构来解决这个问题，这套机制是硬件实时性的基石。

3.1 四级中断优先级与处理器优先级

DSP96002的中断分为4个中断优先级，编号为0、1、2、3。

• IPL 0-2：是可屏蔽中断。它们的优先级可以通过软件配置（通过IPR寄存器）。IPL 0最低，IPL 2较高。
• IPL 3：是非屏蔽中断，拥有最高优先级。包括：硬件复位、非法指令、栈错误和(F)TRAPcc指令。这些中断无法被屏蔽，用于处理最严重的系统错误和强制复位。

处理器自身有一个当前处理器优先级，由状态寄存器中的中断屏蔽位I1和I0表示（见图8-8）。这个优先级决定了哪些中断能够打断当前正在执行的代码。

• I1:I0 = 0:0：处理器优先级最低，允许所有IPL 0-3的中断。
• I1:I0 = 0:1：屏蔽IPL 0的中断，允许IPL 1-3。
• I1:I0 = 1:0：屏蔽IPL 0和1，允许IPL 2-3。
• I1:I0 = 1:1：屏蔽IPL 0、1、2，只允许IPL 3的非屏蔽中断。

当发生中断时，硬件会比较中断源的IPL和处理器的当前优先级。只有当中断源的IPL高于处理器当前优先级时，该中断才会被立即响应。在处理一个中断服务例程时，处理器通常会自动提升自己的优先级（例如，在处理IPL 1的中断时，可能会将I1:I0设为0:1），以防止被同级或更低级的中断打断，实现临界区保护。

3.2 中断优先级寄存器详解与配置

中断优先级寄存器是软件控制中断行为的核心。它是一个32位寄存器，地址为X:$FFFFFFFF。其位域定义是开发者的配置地图。

配置示例：设置IRQA为下降沿触发、优先级1，并使能DMA通道0中断，优先级0。

; 假设IPR初始值为0 MOVE #$00000000, R0 ; 先读出现值（此处为0），实际需用MOVEC从IPR读取 ; 设置IRQA: 使能(10)，优先级1，边沿触发(IAL2=1) ; 位3-0: IAL2=1, IRAS只读忽略， IAL1-IAL0=10 ; 即二进制 0010 = $2 ORI #$00000002, R0 ; 设置IRQA相关位 ; 设置DMA通道0: 使能(01)，优先级0 ; 位17-16: D0L1-D0L0=01 ; 即左移16位: $0001 << 16 = $00010000 ORI #$00010000, R0 ; 设置DMA通道0相关位 MOVEC R0, IPR ; 将配置写入中断优先级寄存器

注意事项：电平敏感中断的“尾巴”问题对于配置为电平敏感的外部中断（如IAL2=0），中断请求线必须在中断服务程序完成、处理器内部重新允许中断之前，恢复到无效（高）电平。否则，处理器会认为中断请求仍然存在，从而在退出中断后立即再次进入，形成“中断尾巴”，导致系统死锁在中断服务程序中。解决方法是：在中断服务程序开始或结束时，通过外部硬件（如清空外部器件的中断标志）或软件（如读取某个状态寄存器）来清除中断源的电平。

3.3 同优先级内的裁决顺序

当多个具有相同IPL的中断同时挂起时，硬件会依据一个固定的内部优先级进行裁决。这个顺序是硬件固定的，无法通过软件改变。图8-12给出了完整的列表，其裁决顺序从高到低大致为：

1. 外部中断（IRQA > IRQB > IRQC）
2. 主机接口A命令中断
3. 主机接口A的数据接收/发送、内存读写中断
4. 主机接口B的各类中断
5. DMA通道0中断
6. DMA通道1中断

了解这个顺序对于设计多外设系统很重要。例如，如果你将IRQB和主机接口A的接收中断都设置为IPL 1，那么当两者同时发生时，IRQB会优先得到服务。

4. 异常处理流程与中断向量表

理解了谁先响应，接下来就要看处理器是如何响应的。DSP96002的异常处理流程，特别是其“指令流插入”机制，是其设计的一大特色。

4.1 中断响应与指令流水线插入

DSP96002采用了一个精巧的机制来处理中断：它不是简单粗暴地冲刷整个流水线，而是在指令流的特定边界，插入两个中断指令字。

手册中的图8-1清晰地展示了这个过程。当中断发生时，中断控制器会“劫持”下一个指令取指周期。假设当前正在取指指令n3，中断在此时被锁存。在下一个周期（本该取n4），处理器不会从PC指向的地址取指，而是从中断向量地址取出第一个中断指令字（ii1）。再下一个周期，从中断向量地址+1取出第二个中断指令字（ii2）。在这两个周期里，PC被冻结。取完这两个字后，PC才恢复使用，继续取指后续指令（n5,n6...）。

这意味着，中断服务例程的前两条指令被“硬塞”进了流水线。这种设计最小化了中断响应延迟，因为不需要像某些架构那样先保存大量上下文。

哪些指令会被影响？

• 单字控制流指令：如JMP、JSR、Bcc、RTI等，如果它们被取指后、执行前发生了中断（即处于图8-1中n4的位置），则会被中止。中断返回后，它们会被重新取指执行。
• 双字指令：如果中断发生在取双字指令的第二字时（图8-2中的n5），整个双字指令会被中止。
• 不可中断指令：ILLEGAL、(F)TRAPcc、STOP、WAIT、RESET以及REP和其后的重复指令是不可中断的，必须完整执行。

4.2 中断向量表布局与地址分配

中断向量表是一张存储在固定内存位置的跳转表，每个中断源对应一个表项（两个指令字，即64位）。DSP96002的向量表主要分布在两个区域：

1. 低地址区域：$00000000-$000000FE。这是主要的向量表区域。
2. 复位向量高地址：$FFFFFFFE。硬件复位也可以指向这个地址。

下表列出了关键的中断向量地址：

向量表初始化示例：通常，在启动代码中，我们需要初始化向量表。对于快速中断，这里直接放置服务指令；对于长中断，这里放置跳转到服务程序的指令。

ORG P:$00000000 ; 程序存储器起始地址 RESET_VECTOR JMP START_UP ; 复位向量，跳转到主初始化程序 STACK_ERROR_VECTOR JMP STACK_ERROR_HANDLER ; 栈错误处理 ILLEGAL_INSTR_VECTOR JMP ILLEGAL_INSTR_HANDLER ; 非法指令处理 IRQA_VECTOR MOVE #DATA_BUF, R0 ; **快速中断例程**：第一条指令，加载缓冲区地址到R0 MOVE X:(R0)+, X0 ; 第二条指令，从缓冲区读取一个数据到X0，并更新指针 ; 仅两条指令，执行完后自动返回被中断的程序 IRQB_VECTOR JSR IRQB_SERVICE_ROUTINE ; **长中断例程**：跳转到子程序 NOP ; 第二向量位置，通常放NOP，因为JSR是单字指令 ORG P:$00000100 USER_VEC_0 JSR MY_CUSTOM_ISR ; 用户自定义中断向量 NOP ; 主程序开始 START_UP ; ... 初始化代码 ...

重要提示：向量表对齐DSP96002的指令字是32位，但程序存储器按16位字组织。向量地址（如$00000008）指的是16位字的地址。每个中断向量占用两个连续的16位字地址（即一个32位指令字可能占用两个地址）。在编写汇编代码或链接器脚本时，必须确保向量表在正确的地址对齐，否则处理器会取到错误的指令。

4.3 快速中断与长中断详解

根据中断服务例程的长度和复杂度，DSP96002支持两种模式：

快速中断

• 定义：整个服务例程只有两个指令字，直接放在向量表的两个位置中。
• 特点：
  • 不保存上下文：处理器不会自动保存任何寄存器（如PC、SR）。因此，服务例程中使用的寄存器必须是“破坏性”的，或者由程序员手动保存/恢复。
  • 不可被中断：执行期间不会被其他中断打断。
  • 自动返回：执行完这两个指令后，处理器自动继续执行被中断的程序，无需RTI指令。
• 适用场景：处理极其简单、耗时极短的任务，例如从外设读取一个数据并存入缓冲区，或清除一个标志位。它的优势是速度极快，开销极小。

长中断

• 定义：在向量表位置放置一条跳转指令（如JSR），跳转到一个独立的服务子程序。该子程序以RTI指令结束。
• 特点：
  • 自动保存上下文：执行JSR时，硬件会自动将PC和SR压栈。这保护了返回地址和处理器状态。
  • 可被更高优先级中断嵌套：在长中断服务程序中，如果发生了更高优先级（IPL更高）的中断，当前中断会被挂起，处理器去服务更高优先级的中断。
  • 需手动恢复：服务程序末尾必须使用RTI指令，从栈中恢复PC和SR，从而返回到被中断的程序。
• 适用场景：绝大多数中断服务，需要执行多条指令，使用多个寄存器，或者可能调用其他子程序。

选择策略： 在资源紧张、对实时性要求苛刻的场合（如高速数据流处理中的缓冲区管理），快速中断是利器。但在大多数情况下，使用长中断是更安全、更通用的选择，因为它提供了完整的上下文保护和嵌套能力。一个常见的经验法则是：如果中断服务程序超过3条指令，或者需要使用到非易失性寄存器，就应使用长中断。

5. 关键外设中断源与配置实践

理论最终要服务于实践。我们以最常用的外部中断和DMA中断为例，看看如何配置和使用它们。

5.1 外部中断配置实战

假设我们需要配置IRQA引脚，用于响应一个按键，要求下降沿触发，优先级为1。

步骤1：硬件连接确保按键电路在按下时能将IRQA引脚拉低，释放时为高。通常需要上拉电阻。

步骤2：软件配置配置主要在IPR寄存器中完成。

; 配置IRQA为下降沿触发，优先级1 MOVE #$00000000, R0 ; 假设IPR初始为0，实际应先读取 ; 设置IRQA位域 (位3-0): ; IAL2 (触发模式) = 1 (下降沿) ; IAL1-IAL0 (使能&优先级) = 10 (使能，优先级1) ; 二进制: 0010， 十六进制: $2 ORI #$00000002, R0 MOVEC R0, IPR ; 写入IPR ; 确保处理器优先级允许IPL 1中断 ; 即设置状态寄存器中的I1:I0为00或01。通常在初始化时设为00。 ; 可以使用 ANDI 指令清除I1:I0位，或通过MOVEC操作。 ; 假设MR寄存器中I1:I0已为00（复位后默认是11，需要修改） ; 清除I1:I0的代码示例（需查阅MR寄存器具体位定义）： ; MOVE #$XXXXXX, R1 ; 先读取MR ; ANDI #$FFFFFCFF, R1 ; 假设I1:I0在bit 8,9，将其清零 ; MOVEC R1, MR

步骤3：编写中断服务程序

ORG P:$00000008 ; IRQA向量地址 IRQA_VECTOR JSR IRQA_ISR ; 使用长中断，跳转到服务程序 NOP ; 填充第二个向量字 ; 中断服务程序 IRQA_ISR ; 1. 可选：保存工作寄存器 (如果服务程序会破坏它们) MOVE R0, -(SP) ; 假设R0是工作寄存器 MOVE X0, -(SP) ; 2. 处理中断 ; 例如，读取某个状态寄存器，清除外部中断标志 MOVE X:$FFFFC0, X0 ; 假设这是外部设备状态寄存器地址 ; ... 处理逻辑 ... ; 3. 清除中断挂起标志（对于边沿触发，硬件在取第二个向量字时已自动清除IRAS位） ; 但通常还需要清除外部设备的中断标志，防止重复触发。 ; MOVE #CLEAR_CMD, X:$FFFFC0 ; 向设备写清除命令 ; 4. 恢复寄存器 MOVE (SP)+, X0 MOVE (SP)+, R0 ; 5. 中断返回 RTI

5.2 DMA中断与主机接口中断简述

DSP96002的片内外设，如DMA和主机接口，也产生中断。它们的使能和优先级在IPR中配置（如D0L1-D0L0），但每个外设通常还有自己独立的控制/状态寄存器来使能特定的中断事件。

• DMA中断：当DMA通道完成一次块传输（或发生错误）时，可以产生中断。需要在DMA通道控制状态寄存器（DCS0/DCS1）中设置中断使能位（DIE0/DIE1），同时在IPR中配置该通道的优先级。
• 主机接口中断：主机（如微处理器）可以通过写命令来中断DSP。主机接口有多个中断源（命令、接收数据、发送数据、读写各内存空间等）。这些中断的使能位在主机控制寄存器（HCR）中，而它们的整体优先级（即主机接口A或B作为一个中断源对DSP内核的优先级）则在IPR的HAL1-HAL0或HBL1-HBL0中设置。

配置DMA通道0完成中断的流程示例：

1. 在IPR中设置D0L1-D0L0，例如设为01（使能，优先级0）。
2. 在DMA通道0的控制寄存器中，设置传输参数（源地址、目的地址、计数等）。
3. 在DMA通道0的控制状态寄存器（DCS0）中，置位中断使能位（DIE0）。
4. 启动DMA传输。
5. 在DMA中断向量（$00000010）处编写服务程序，检查DCS0中的完成标志，处理数据，并清除标志。

6. 常见问题、调试技巧与避坑指南

基于DSP96002异常处理的复杂性，在实际开发中踩坑是难免的。以下是一些常见问题及解决方法。

6.1 中断不触发或只触发一次

• 问题现象：配置了中断，但永远进不去中断服务程序，或者只进去一次，后续不再触发。
• 排查思路：
  1. 检查IPR配置：确认对应中断源的使能位（如IAL1-IAL0）是否已设置为非零值（01,10,11）。优先级设置是否正确。
  2. 检查处理器优先级：确认状态寄存器MR中的I1:I0位没有屏蔽你所设的中断优先级。例如，如果I1:I0=10，则只有IPL 2和3的中断能进入，如果你配置的是IPL 0或1，则无效。
  3. 检查触发模式：对于边沿触发，确保信号有清晰的跳变。对于电平触发，确保在中断服务程序完成前，中断请求信号已恢复到无效电平，否则会连续触发。
  4. 检查向量表：确认链接器脚本是否正确地将中断服务程序的代码定位到了对应的向量地址。用仿真器或调试器查看内存，确认向量地址处确实是JSR ISR这样的指令。
  5. 检查外设自身使能：对于DMA或主机接口中断，除了IPR，还要检查其自身的控制寄存器中的中断使能位是否打开。

6.2 中断嵌套混乱或优先级失效

• 问题现象：低优先级中断打断了高优先级中断的服务程序，或者中断响应顺序不符合预期。
• 排查思路：
  1. 理解自动优先级提升：当处理器响应一个IPL为n的中断时，它会自动将自身优先级提升到n（通过设置I1:I0），以防止同级或更低级中断打断。你的高优先级中断服务程序是否意外修改了I1:I0位（例如，错误地执行了某些修改SR的指令）？
  2. 确认IPL分配：仔细检查IPR中为各个中断源分配的IPL值。确保你认为的“高优先级”中断，其IPL值确实高于其他中断。
  3. 注意非屏蔽中断：IPL 3的中断（复位、非法指令、栈错误、(F)TRAPcc）是任何时候都能打断任何程序的。如果你的系统频繁进入非法指令中断，可能是程序跑飞或数据污染了程序空间。

6.3 从STOP模式唤醒失败

• 问题现象：系统进入STOP模式后，无法通过中断唤醒。
• 排查思路：
  1. 唤醒源配置：只有IRQA、RESET和DR引脚能唤醒STOP模式。确认你使用的是IRQA引脚。
  2. 中断使能与优先级：即使在STOP模式下，IRQA中断也必须在IPR中使能，并且其IPL必须高于处理器进入STOP模式前的优先级（通常进入前会屏蔽所有中断，即I1:I0=11，此时只有IPL 3能唤醒。因此，若想用IRQA唤醒，需将其IPL设为3？不对，IPL 3是固定的非屏蔽中断组，IRQA最高只能设为IPL 2。因此，用IRQA从STOP模式唤醒，必须在进入STOP前，将处理器优先级（I1:I0）设置为低于IRQA的IPL，例如IRQA设为IPL 2，则进入STOP前I1:I0需设为00, 01, 或10）。
  3. 信号脉冲宽度：STOP模式下时钟已停振，唤醒时需要时间重启振荡器并稳定。确保你的唤醒信号（IRQA低电平）的持续时间足够长，以覆盖这个启动延迟（具体时间需查芯片数据手册的电气特性章节）。否则信号可能在处理器准备好接收中断前就消失了。

6.4 栈错误中断与调试

栈错误中断是一个强大的调试工具。当栈指针（SP）操作超出其合法范围（通常是由于过多的嵌套调用、中断或局部变量分配过大）时，栈错误标志被置位，并触发一个IPL 3的中断。

• 在栈错误中断服务程序中，第一件事就应该是清除栈错误标志（通过向SP寄存器写入一个合法值），否则会不断触发自身中断。
• 利用这个中断，可以在开发阶段快速定位栈溢出问题。可以在栈错误处理程序中设置断点，或者将错误地址记录下来。

6.5 性能优化建议

1. 快速中断的妙用：对于高频、超短任务（如从一个固定硬件寄存器读取采样值），使用快速中断能节省至少几十个时钟周期（省去了JSR和RTI的跳转、压栈、出栈开销）。
2. 中断服务程序尽量精简：中断处理时间越长，系统对其他中断的响应延迟就越大，也越可能丢失数据。只在中断中做最必要的工作（如搬运数据标志），将复杂的处理放到主循环中。
3. 合理规划中断优先级：将最紧急、对延迟最敏感的事件（如硬件故障、高速数据流满）设为高优先级。将可以稍缓处理的事件（如用户按键、通讯协议解析）设为低优先级。
4. 避免在中断中调用复杂函数：特别是避免使用标准库函数（如printf、malloc），它们可能不可重入且耗时很长，容易导致嵌套中断或数据损坏。

理解并熟练运用DSP96002的异常处理机制，是从单片机编程迈向复杂实时DSP系统开发的关键一步。它要求开发者不仅关注软件逻辑，更要深入理解硬件行为、时序和约束。通过仔细配置优先级、精心设计服务程序、并充分利用其快速中断和低功耗模式特性，你能够构建出响应迅速、运行稳定且功耗优化的嵌入式信号处理系统。