我们最近一次针对PCIe 6.0协议分析和测试的技术交流，正是围绕SerialTek最新PCIe 6.0 Analyzer与Tester（业内叫叫Exerciser，训练器）平台展开。除了传统协议分析能力之外，其在自动化验证、远程协同、性能分析以及协议训练方面展现出与传统产品完全不同的设计思路。
为什么越来越多PCIe 6.0团队开始放弃传统分析仪？
—— SerialTek PCIe 6.0 Analyzer与Tester技术解析
随着PCIe 6.0正式进入产业化阶段，高速接口验证工作正在发生明显变化。
在PCIe 3.0和PCIe 4.0时代，协议分析仪更多承担的是“抓包工具”的角色。工程师遇到链路异常、协议错误或者性能问题时，通过分析仪抓取Trace，再结合协议规范进行排查即可。
但到了PCIe 5.0，特别是PCIe 6.0时代，情况已经发生改变。
64GT/s PAM4信号、FLIT模式传输、更复杂的链路训练机制、更大的数据流量以及AI服务器和高性能存储系统的广泛应用，使得传统分析仪在处理能力、信号完整性以及协同分析能力方面逐渐暴露出瓶颈。
第一部分：PCIe 6.0协议分析仪（Analyzer）
一、PCIe 6.0时代最大的挑战：数据量爆炸
会议开始后，首先介绍了当前PCIe 6.0环境下测试面临的新问题。
过去PCIe 3.0或PCIe 4.0系统中，一次抓包的数据量通常比较容易管理。但到了PCIe 6.0，链路速率达到64GT/s后，Trace数据规模呈指数级增长。
传统分析仪通常采用嵌入式架构：
- 负责抓包；
- 将数据传输到PC；
- 由客户端软件解码；
- 再进行分析。
这种方式在PCIe 4.0时代尚能接受，但面对数十GB甚至上百GB Trace时，已经成为效率瓶颈。
SerialTek采用了完全不同的思路。
其PCIe 6.0分析仪本质上是一台高性能服务器。
设备内部集成：
- 高性能x86 12核24线程CPU；
- 标准Linux操作系统；
- 多块高速NVMe SSD作为本地trace存储空间；
- 本地协议解析引擎。
因此：
抓包、解码、分析、存储全部在设备内部完成。
工程师看到的浏览器界面实际上只是远程访问窗口。
这种架构带来的直接收益非常明显：
- 32GB Trace解码约4~5分钟；128GB Trace完整分析约15分钟；
- 32GB Trace数据写入存储约1.5分钟；128GB Trace数据写入存储约5-6分钟
相比传统方案，大幅缩短等待时间。
二、浏览器就是客户端
过去很多工程师第一次接触协议分析仪时都会遇到同样的问题：
软件安装。
不同Windows版本兼容性问题、许可证管理、客户端升级、远程访问配置，经常消耗大量时间；关键是时间长了以后不同的工程师电脑上保留了不同版本的协议分析仪软件客户端，导致维护和日常使用版本和分析仪硬件不匹配的问题层出不穷
SerialTek采用纯Web架构。
支持：
- Windows
- Linux
- macOS
以及：
- Chrome
- Edge
- Firefox
- Safari
浏览器直接访问即可。
这意味着：
上海研发中心抓包；
深圳团队分析；
成都团队复查；
美国总部查看结果；
全部基于同一台设备完成。
无需安装任何客户端软件。
对于跨区域研发团队来说，这种架构带来的效率提升远远超出硬件本身。
三、真正决定成败的是信号完整性
对于高速协议分析仪而言，抓得到数据并不代表抓得准。
PCIe 6.0最大的技术难点之一，就是Analyzer接入后不能影响原有链路。
会议中特别讨论了Interposer设计。
传统方案通常依赖：
- Retimer
- Redriver
进行信号复制。
这种方式会引入额外损耗和时延。
而SerialTek采用专用定制芯片实现信号分离。
设计目标接近：
0dB插入损耗。
因此在PCIe 5.0平台上基本能够做到：
即插即用。
无需复杂校准。
现场还分享了实际案例：
某客户在使用传统分析仪时问题就无法复现了，始终没有发现系统异常。
切换到SerialTek后才观察到：
每秒超过30万次Link Recovery。
最终定位到链路稳定性问题。
这也是很多高速验证团队最关注的能力：
分析仪不能掩盖问题。
四、不只是抓包，更要自动告诉你哪里出问题
会议演示过程中，最受关注的功能之一是Protocol Report。
传统调试流程通常是：
抓包 → 找问题 → 查Spec → 分析原因。
工程师需要逐条查看：
- TS包
- DLLP
- TLP
- Completion
工作量巨大。
而Protocol Report会自动扫描Trace并生成分析结果。
例如：
- Speed Negotiation失败
- Link Training异常
- Equalization错误
- Recovery循环
都能够自动标识。
对于刚接触PCIe 6.0的工程师来说，这种自动化诊断价值非常大。
五、把LTSSM变成时间轴
在协议调试过程中，LTSSM一直是定位链路问题的核心依据。
传统工具通常以状态列表方式显示。
阅读成本较高。
SerialTek将LTSSM转换为时间轴视图。
工程师可以直观看到：
- Detect
- Polling
- Configuration
- Recovery
- L0
等状态变化过程。
同时：
Upstream和Downstream方向分别展示。
不同状态采用颜色区分。
对于分析链路抖动、训练失败以及间歇性掉链问题非常直观。
六、性能问题到底是谁造成的？
很多NVMe SSD项目都会遇到类似问题：
理论带宽够；
链路正常；
但性能就是上不去。
到底是CPU问题？
还是插卡或者SSD等end point端问题？
还是Flow Control导致？
分析仪提供了完整的流控分析能力。
不仅可以观察：
- Credit变化；
- Buffer状态；
还能进一步关联：
- NVMe命令执行时间；
- 各种admin命令和各种I/O，即Read/Write延迟，允许你看到每个队列里面的read和write分开的最快的10多个，以及最慢的10多个I/O的延迟，然后点击具体某个可以直接链接到trace文件；
- TLP 的Completion响应时间，也是允许你看到最快的10多个，以及最慢的10多个I/O的延迟，然后点击具体某个可以直接链接到trace文件
甚至可以直接列出：
最快命令；
最慢命令；
平均执行时间。
帮助工程师快速锁定瓶颈来源。
七、边带信号与功耗同步分析
这是PCIe 6.0新增的重要能力之一。
除了高速协议数据外，系统问题很多时候发生在Sideband信号层面。
例如：
- PERST#
- CLKREQ#
- RefCLK
- 电源控制信号
这些信号过去通常需要额外逻辑分析仪配合观察。
现在可以同步记录，既可以实时观察，也默认全部抓入到trace文件方便进一步分析。
更进一步的是功耗分析能力。
系统能够同时记录：
- 12V电流
- 12V电压
- 3.3V电流
- 3.3V电压
并与协议Trace完全对齐。
这样工程师可以直接观察：
某个TLP发送时；
功耗是否发生变化；
某次Recovery期间；
电流是否出现异常波动。
对于AI服务器、SSD以及CXL系统验证非常有价值。
第二部分：PCIe 6.0协议训练器（Tester）
如果说Analyzer负责发现问题。
那么Tester负责制造问题。
一、为什么需要训练器？
很多工程师第一次接触Tester时都会问：
既然已经有分析仪，为什么还需要训练器？
原因很简单。
Analyzer只能观察系统行为。
Tester则能够主动验证设计。
例如：
你设计了一颗PCIe Endpoint。
你希望验证：
- LTSSM状态机是否正确；
- Completion响应是否符合规范；
- Error Handling是否完整；
此时仅依靠分析仪远远不够。
必须有一个能够主动发包的设备。
二、Analyzer与Tester一键切换
SerialTek采用双模式设计。
在Web界面中：
Settings --> Operation Mode
即可切换：
- Analyzer模式
- Tester模式
无需更换硬件。
无需重新搭建环境。
这也是很多实验室非常喜欢的设计。
三、模拟RC和EP
Tester模式下可以模拟：
- Root Complex
- Endpoint
两种角色。
因此既可以验证插卡、SSD等各类End Point设备。
也可以验证RC( root complex)等CPU的主机系统。
工程师能够主动发起：
- Link Training
- TLP发送
- CXL Packet发送
- Error Injection
然后观察对方响应是否符合规范。
这已经超出了传统抓包工具范畴。
更接近自动化验证平台。
四、自动化验证成为核心价值
交流过程中反复提到一个关键词：
RESTful API。
Analyzer与Tester全部支持标准API接口。
因此用户可以直接利用Python脚本构建自动化测试流程：
配置Tester；
启动测试；
自动抓包；
停止采集；
保存Trace；
分析结果；
进入下一轮测试。
整个过程无需人工干预。
对于：
- FPGA验证
- SSD控制器验证
- PCIe Switch验证
- CXL设备验证
都非常有价值。
现场提到：
部分大型客户已经将其集成到回归测试系统中。
每天自动执行数千项验证项目。
大幅降低人工成本。
五、Trace不仅能抓，还能远程协作和共享
现代研发团队往往分布在多个城市。
传统分析仪最大的痛点之一就是：
Trace文件太大。
动辄几十GB。
分享困难。
SerialTek的解决方案比较直接：
Trace存储在设备本地。
工程师只需复制链接，然后通过及时通讯软件、邮件等发给相关成员工程师。
其他成员无论身处何地，点击后即可查看。
即使上百GB Trace文件也能够1秒钟后就快速打开。
多人还可以实时协同：
- 添加书签；
- 标注问题；
- 分享分析结果。
对于跨国、跨地区的研发团队而言，这种协作效率提升非常明显。
写在最后：PCIe 6.0验证正在进入平台化时代
回顾整个交流过程，可以明显看到一个趋势：
PCIe分析仪正在从单纯抓包工具演变为完整验证平台。
Analyzer解决的是：
“问题在哪里”。
Tester解决的是：
“设计是否正确”。
而自动化API、远程协作、功耗分析、Sideband同步采集、大容量Trace管理，则共同解决了一个更大的问题：
如何在PCIe 6.0和未来CXL时代，持续提升验证效率。
对于今天正在开发：
- AI服务器
- GPU加速卡
- DPU
- PCIe Switch
- NVMe SSD
- CXL设备
的研发团队来说，
协议分析能力已经不再只是“能不能抓到包”，而是能否在最短时间内找到问题、复现问题并最终解决问题。
这或许正是新一代PCIe 6.0验证平台真正的价值所在。