首页/资讯中心/详情

深入解析C6748 DSP内存映射、启动模式与中断系统设计

深入解析C6748 DSP内存映射、启动模式与中断系统设计
📅 发布时间：2026/7/15 16:30:35

1. 项目概述：从地址空间到系统灵魂的深度解构

在嵌入式系统开发，尤其是高性能数字信号处理（DSP）领域，我们常常会面对一个看似枯燥但至关重要的文档：芯片的数据手册（Datasheet）或技术参考手册（TRM）。其中，内存映射表、启动模式和中断系统这三部分内容，构成了整个系统软件设计的“宪法”。很多开发者，尤其是刚入行的朋友，可能会觉得这些密密麻麻的地址和寄存器列表令人望而生畏，往往选择直接套用现成的例程，知其然而不知其所以然。然而，我十多年的经验告诉我，真正吃透这几部分，是解决那些最诡异、最棘手的系统级问题的关键，也是从“代码搬运工”成长为“系统架构师”的必经之路。

以德州仪器（TI）的C6748 DSP为例，它是一款在工业控制、音频处理、图像识别等领域广泛应用的高性能浮点DSP。当你拿到它的数据手册，翻到内存映射那一章时，映入眼帘的是一张横跨数十页的庞大表格。这不仅仅是地址的罗列，它定义了处理器“眼中”的整个世界：哪里是高速运行的“工作内存”（L1/L2 RAM），哪里是控制外设的“开关和旋钮”（外设寄存器），哪里又是连接外部广阔天地的“窗口”（EMIFA、DDR2接口）。内存映射的本质，是CPU通过地址总线，将物理上分散的各类资源（SRAM、ROM、GPIO、UART、DMA控制器等）统一编排到一个连续的、可寻址的逻辑空间里。这使得CPU可以用同一种“读/写内存”的指令语言，去访问数据、执行代码、配置外设，极大地简化了编程模型。

但这套“宪法”要生效，系统首先得能“活过来”，这就是启动模式要解决的问题。C6748没有独立的硬件启动逻辑，全靠片内一段固化的ROM代码（Bootloader）来完成初始引导。芯片复位释放的瞬间，它会采样几个特定的BOOT引脚电平，这个状态被锁存到BOOTCFG寄存器中，从而决定从NAND Flash、NOR Flash、UART、I2C还是SD卡等介质中加载用户程序。理解这个过程，你才能设计出正确的硬件电路（比如上下拉电阻配置）和制作出可启动的镜像文件。

当系统运行起来后，各种异步事件（数据到达、定时器超时、运算完成）需要被及时处理，这就是中断系统的舞台。C6748的中断控制器像一个高度可编程的“调度中心”，它将上百个来自不同外设的事件源（Event），通过可配置的映射关系，汇集成12个优先级不同的中断信号提交给DSP内核。如何合理分配这些中断源、设置优先级、编写高效的中断服务程序（ISR），直接决定了系统的实时性和可靠性。

本文将带你深入C6748的这三个核心子系统。我不会仅仅翻译数据手册，而是结合我实际项目中的踩坑经验，为你解读表格背后的设计逻辑、配置时的关键陷阱，以及如何利用这些知识构建稳定高效的DSP应用。无论你是正在评估C6748的硬件工程师，还是苦于调试启动失败或中断不响应的软件工程师，这篇文章都将提供从原理到实操的完整视角。

2. 内存映射：解码处理器的“世界观”

内存映射表是硬件与软件对话的基础协议。对于C6748这样集成度高的SoC，其地址空间是一个精心规划的“城市布局”，不同区域承担着不同职能，访问特性也天差地别。盲目访问，轻则数据错误，重则导致程序跑飞或硬件锁死。

2.1 内存空间总体布局与设计哲学

C6748采用32位地址总线，理论寻址空间为4GB。这个空间被划分为几个主要的大区块，从数据手册的Table 5-4. C6748 Top Level Memory Map可以清晰地看出其层次结构。

核心原则：靠近内核的存储器速度最快。这是所有现代处理器架构的黄金法则。C6748的存储层次从内到外依次是：

  1. L1程序缓存（L1P RAM）与L1数据缓存（L1D RAM）：各32KB，地址分别为0x00E0 0000-0x00E0 7FFF和0x00F0 0000-0x00F0 7FFF（以及镜像地址0x11E0 0000和0x11F0 0000）。它们是离DSP内核最近的存储器，通常被配置为高速SRAM而非缓存，用于存放最核心的代码循环（Critical Loop）和实时性要求最高的数据，CPU可以在单周期内访问。
  2. L2统一RAM/缓存：256KB，地址为0x0080 0000-0x0083 FFFF（镜像地址0x1180 0000）。这是一个共享的存储池，可灵活配置为SRAM、缓存或二者混合。它是性能调优的关键，常用来存放较大的数据缓冲区或次关键的代码段。
  3. 片上共享RAM：128KB，地址为0x8000 0000-0x8001 FFFF。这片内存可以被DSP内核、EDMA等主设备共同访问，常用于核间通信或作为数据中转缓冲区。
  4. 外设配置寄存器空间：从0x01C0 0000开始的一片密集区域。这是软件与硬件交互的主战场。每一个外设（如UART、I2C、EDMA）都有一组寄存器映射到这个区域，通过读写这些特定地址，就能控制外设的行为。例如，UART0的寄存器基地址是0x01C4 2000。
  5. 外部存储器接口：
    • EMIFA（异步存储器接口）：地址0x6000 0000开始，通常连接NOR Flash、NAND Flash或SRAM。
    • DDR2/mDDR控制器：地址0xC000 0000开始，最大支持256MB。这是系统的主内存，用于存放操作系统、应用程序和大量数据。

重要提示：数据手册中明确警告：“Read/Write accesses to illegal or reserved addresses in the memory map may cause undefined behavior.” 访问保留或非法的地址可能引发不可预知的行为。在编程时，务必确保指针和地址计算落在有效的区间内，否则可能导致难以调试的随机故障。

2.2 关键区域详解与配置要点

仅仅知道地址范围还不够，理解每个区域的特殊性和访问规则才能避免踩坑。

2.2.1 L1/L2存储器的配置与性能优化

L1和L2存储器是性能的基石。在CCS（Code Composer Studio）的链接命令文件（.cmd文件）中，我们需要精确定义代码和数据的存放位置。

/* 示例链接命令文件片段 */ MEMORY { L1PSRAM (RWX) : origin = 0x00E00000, length = 0x00008000 /* 32KB L1P */ L1DSRAM (RWX) : origin = 0x00F00000, length = 0x00008000 /* 32KB L1D */ L2SRAM (RWX) : origin = 0x00800000, length = 0x00040000 /* 256KB L2 */ DDR2 (RWX) : origin = 0xC0000000, length = 0x10000000 /* 256MB DDR2 */ } SECTIONS { .cinit > DDR2 .text > L2SRAM .switch > L2SRAM .const > L2SRAM .data > L2SRAM .bss > L2SRAM .stack > L2SRAM /* 将关键中断服务程序和实时算法循环放入L1P */ .intvecs > L1PSRAM .fastcode > L1PSRAM /* 将需要频繁访问的实时数据缓冲区放入L1D */ .fastdata > L1DSRAM }

实操心得：默认的编译链接设置通常会把所有代码和数据放到DDR2中。对于性能敏感的应用，你必须手动将最热点的代码段（通过#pragma CODE_SECTION(func, “.fastcode”)）和数据段（通过#pragma DATA_SECTION(buffer, “.fastdata”)）指定到L1或L2 RAM中。我曾经优化过一个音频编解码算法，仅仅是把最内层的循环函数移到L1P，整体处理时间就下降了约30%。

2.2.2 外设寄存器访问的“特权”与“陷阱”

外设寄存器空间是地址映射中的“特区”。访问它们需要注意两点：

  1. 对齐访问：大多数32位外设寄存器要求32位对齐访问（地址是4的倍数）。使用不对齐的访问（比如用char指针偏移1个字节去读写一个uint32_t寄存器）在某些架构上会导致数据错误，在C6748上可能引发总线错误。
  2. 易失性（Volatile）：编译器不知道寄存器值会被硬件异步改变，因此必须用volatile关键字修饰指向寄存器地址的指针，防止编译器进行错误的优化（如将多次读操作合并为一次）。
/* 正确的外设寄存器访问示例 */ #define UART0_BASE ((volatile uint32_t *)0x01C42000) #define UART0_RBR (*(UART0_BASE + 0x0)) /* 接收缓冲寄存器 */ #define UART0_THR (*(UART0_BASE + 0x0)) /* 发送保持寄存器 */ #define UART0_LSR (*(UART0_BASE + 0x14)) /* 线路状态寄存器 */ /* 读取UART状态 */ if (UART0_LSR & 0x01) { /* 检查数据就绪位 */ received_data = UART0_RBR; /* 读取数据 */ }

常见问题：在系统初始化早期，如果先访问了某些需要时钟或电源域已使能的外设寄存器，而该外设还未被初始化，可能会导致总线挂起或读取到全0/全1的无效数据。正确的顺序是：先通过PSC（Power Sleep Controller）模块使能外设的时钟和电源，再进行寄存器配置。

2.3 利用内存映射进行调试与问题排查

内存映射表不仅是开发的蓝图，也是调试的利器。

  1. 定位非法访问：当程序跑飞或触发硬件异常时，调试器（如JTAG）通常会给出异常发生时的程序计数器（PC）地址和访问出错的数据地址（Data Address Fault）。第一时间对照内存映射表，检查这个地址是否合法。如果它落在一个“Reserved”或根本不存在的外设区域，那很可能是数组越界、野指针或栈溢出导致的。
  2. 验证外设配置：在调试UART、SPI等外设不工作时，除了检查代码，我习惯直接在CCS的Memory Browser窗口中查看该外设的寄存器映射地址。手动查看关键配置寄存器的值是否与预期一致，这比单步跟踪代码有时更直接。例如，确认UART的除数锁存器（DLL/DLH）是否已根据波特率正确设置。
  3. 理解EDMA数据传输：EDMA（增强型直接内存访问）是C6748数据搬运的核心。它的传输描述符（PaRAM Set）里源地址和目的地址的填写，完全依赖于你对内存映射的熟悉程度。你需要清楚地知道源数据在DDR2的哪个位置（例如0xC0008000），要搬移到L2 SRAM的哪个缓冲区（例如0x00810000）。

踩坑记录：在一次图像处理项目中，EDMA从摄像头接口（VPIF）搬运数据到DDR2总是出错。排查良久，最后发现是DDR2控制器初始化参数中的SDCFG寄存器配置有误，导致实际有效的DDR2地址范围与链接命令文件中定义的不符。EDMA试图写入一个未正确初始化的DDR2物理区域，自然失败。教训是：在配置任何外部存储器控制器后，最好用简单的读写模式（如写一个已知模式再读回验证）测试一下整个地址范围是否可用。

3. 启动模式：系统上电第一课

系统上电复位后，DSP内核是一片空白，它从哪里获取第一条指令开始执行？这就是启动引导（Bootloader）过程。C6748的启动设计非常灵活，但也因此带来了配置的复杂性。

3.1 启动流程全景解析

C6748的启动完全由片内ROM中的引导加载程序（RBL， ROM Bootloader）主导。其核心流程可以概括为以下几步：

  1. 硬件采样：在复位信号（RESET）释放的上升沿，芯片采样BOOT[3:0]等引脚的电平状态。
  2. 配置锁存：采样到的电平值被硬件锁存到SYSCFG模块的BOOTCFG寄存器中。这个寄存器是只读的（对软件而言），它决定了后续的引导行为。
  3. ROM Bootloader执行：DSP内核从固定的ROM地址开始执行（对用户不可见）。RBL读取BOOTCFG的值，根据设定的模式，初始化相应的外设控制器（如EMIFA、I2C、SPI、UART）。
  4. 加载用户代码：RBL从指定的外部介质（如NAND Flash的特定块、I2C EEPROM的特定地址、UART端口）读取用户程序的镜像文件。C6748主要支持AIS（Application Image Script）格式的镜像，这是一种包含大小端、入口地址、校验和等信息的封装格式。
  5. 跳转执行：RBL将用户代码加载到指定的内存地址（通常是DDR2或内部RAM），然后跳转到用户程序的入口点（Entry Point），将控制权完全移交。

3.2 主流启动模式配置实战

数据手册列出了NAND、NOR、UART、I2C、SPI、MMC/SD等多种模式。这里以最常用的NAND Flash启动和UART启动为例，详解硬件和软件配置。

3.2.1 NAND Flash启动模式

这是产品化设备最常用的模式，程序固件存储在非易失性的NAND Flash中。

  • 硬件连接：将C6748的EMIFA数据线（ED[15:0]）、地址线（EA[22:0]）、控制线（CE、CLE、ALE、WE、RE）连接到NAND Flash芯片的对应引脚。最关键的是BOOT引脚配置：需要根据数据手册的“Boot Mode Tables”，将BOOT[3:0]等引脚通过上拉/下拉电阻设置为代表“NAND Boot”的二进制值。例如，可能需要将BOOT[3:0]设置为b0100。
  • 软件准备：你需要使用TI的AISgen工具或CCS的镜像生成工具，将编译输出的.out文件转换为AIS格式的.bin文件。在这个转换过程中，你需要指定加载地址、运行地址等参数。
  • 烧写工具：如何将.bin文件烧写到NAND Flash中？通常有两种途径：
    1. 通过JTAG和CCS，利用Flash烧写插件（如NORFlashWriter或第三方工具）直接写入。
    2. 先通过其他启动模式（如UART Boot）启动一个简单的“Flash烧写器”程序，这个程序运行在DDR2中，然后通过串口或网络接收.bin文件并写入NAND。这是批量生产时的常用方法。

配置要点：

  • 引脚复用：确保EMIFA引脚没有被复用作其他功能（如GPIO）。这需要在系统初始化早期配置SYSCFG模块的PINMUX寄存器。
  • 上拉电阻：如数据手册5.7 Pullup/Pulldown Resistors章节强调，对于Boot配置引脚，即使内部有上拉/下拉，也强烈建议使用外部电阻（典型值20kΩ）以确保在引脚未驱动时电平稳定。这是无数启动失败案例的罪魁祸首。
  • NAND Flash初始化：RBL只能处理特定型号和页大小的NAND Flash。务必查阅TI的Bootloader手册（SPRAAT2），确认你的Flash型号在支持列表中。如果不在，你可能需要修改RBL或采用二级引导（即RBL先加载一个小的引导程序到内部RAM，再由这个小程序去初始化复杂的Flash并加载主程序）。

3.2.2 UART启动模式

这是开发和调试阶段极其有用的模式，无需烧写Flash即可快速加载和运行程序。

  • 硬件连接：将BOOT引脚配置为UART启动模式（例如BOOT[3:0]=b1010代表UART0启动）。连接C6748的UART0_TX和UART0_RX到USB转串口工具，再接到PC。
  • 软件工具：使用TI提供的serial_flasher或AISgen工具包中的UART发送工具。在CCS中编译生成.out文件后，用hex6x和AISgen工具链生成AIS格式的.bin文件。
  • 操作流程：
    1. 硬件上电，BOOT引脚配置正确。
    2. 在PC上打开串口终端（如Tera Term、SecureCRT），设置正确的波特率（RBL固定使用115200）、数据位8、停止位1、无校验。
    3. 让C6748复位。在终端里会看到字符C（或类似）不断输出，这是RBL在等待主机发送镜像。
    4. 运行UART发送工具（如sfh_OMAP-L138.exe -port COMx -flash .\application.bin），工具会自动完成握手和文件传输。
    5. 传输完成后，RBL将程序加载到内存并跳转执行。你可以在串口终端看到应用程序自己的输出。

避坑指南：UART Boot时，最常见的失败原因是波特率不匹配或流控问题。确保PC端串口工具和发送工具都禁用硬件流控（RTS/CTS）。如果一直收不到C，检查BOOT引脚电平、UART线序（TX/RX是否交叉）、以及电源是否稳定。另外，注意镜像文件不能太大，因为UART加载速度慢，且RBL可能只将镜像加载到内部RAM，空间有限（通常几百KB）。对于大程序，需要让UART Boot加载一个小的“loader”到L2 RAM，再由这个loader通过其他方式（如EMAC网络）加载主程序。

3.3 BOOTCFG寄存器与SYSCFG模块深度探秘

启动配置的“决策中心”是SYSCFG模块中的BOOTCFG寄存器（地址0x01C1 4020）。这是一个在特权模式下才能访问的寄存器，其位域定义了启动设备、位宽、时钟源等关键参数。

例如，BOOTCFG[3:0]直接对应BOOT引脚锁存值。BOOTCFG[13]可能选择UART Boot时使用哪个UART端口。这些位域的具体含义必须严格参照具体芯片型号的数据手册和Bootloader文档。

SYSCFG模块远不止BOOTCFG。如Table 5-5所示，它还掌管着：

  • 引脚复用（PINMUX0-PINMUX19）：这是硬件设计者和驱动开发者必须协调的地方。硬件原理图决定了某个引脚是用作UART的RX还是GPIO，而软件必须在初始化时通过PINMUX寄存器将对应的功能模式使能。配置错误会导致外设无法正常工作。
  • 主设备优先级（MSTPRI）：当DSP内核、EDMA、USB等主设备同时竞争访问同一片内存（如DDR2）时，由这个寄存器设定仲裁优先级，对系统实时性有细微但重要的影响。
  • 中断控制：SYSCFG也提供了一些芯片级的全局中断状态和控制寄存器（IRAWSTAT, IENSET等）。

一个实际案例：我们曾设计一块板卡，希望同时支持NAND Boot和UART Boot。硬件上，我们通过一个跳线帽来改变BOOT[3:0]引脚的上拉/下拉网络。软件上，我们为两种模式分别生成了AIS镜像。但在测试时发现，选择UART Boot跳线时，系统有时仍会尝试从NAND启动。排查后发现，虽然BOOT引脚电平改变了，但之前NAND Flash里残留的数据在某些特定时序下会对EMIFA数据线造成干扰，影响了RBL对启动模式的判断。解决方案是在原理图上为BOOT引脚增加了更强的外部上下拉电阻（减小阻值），并确保在切换启动模式时对系统进行完全断电再上电，而非仅复位。

4. 中断系统：驾驭异步事件的艺术

对于实时DSP应用，中断是响应外部事件、实现多任务调度的生命线。C6748的中断系统是一个多层次、可编程的复杂网络，理解其脉络是编写稳健实时程序的前提。

4.1 中断体系结构：从事件到CPU异常

C6748的中断处理流程可以抽象为以下四层，如Table 5-6和Table 5-7所揭示：

  1. 事件源（Event Source）：最底层，有128个事件（EVT0-127）。每个事件对应一个具体的外设中断信号，例如UART0_INT是事件38，EDMA3_0_CC0_INT1是事件8。这些事件是“原始”的中断请求。
  2. 事件标志与映射（Event Flag & MUX）：每个事件在中断控制器中都有一个标志位（EVTFLAG寄存器组）。当外设触发中断时，对应事件标志位被置1。关键在于，这128个事件并非直接连接到CPU中断线。它们需要通过4个中断复用寄存器（INTMUX1-3）进行映射。INTMUX寄存器允许你将任何一个事件，映射到12条CPU中断线（INT4-INT15）中的任意一条上。这提供了极大的灵活性。例如，你可以把UART0接收中断（事件38）、Timer0中断（事件？需查表）和GPIO中断（事件41）都映射到CPU的INT12上，让它们共享同一个中断服务程序（ISR）入口。
  3. CPU中断线（CPU Interrupt Line）：C674x内核有固定的15条中断线（INT0-INT15，其中INT0为复位，INT1-INT3为硬件异常，INT4-INT15为通用可屏蔽中断）。INTMUX的输出就连接到这些线上。每个CPU中断线有独立的优先级（INT4最低，INT15最高）。
  4. 中断服务程序（ISR）：当一条CPU中断线被触发，且全局中断使能（GIE）和该中断线的使能位都打开时，CPU会跳转到对应的中断向量地址执行ISR。

4.2 中断配置与编程实战

配置一个完整的中断流程，需要“四处着手”：

步骤一：外设级使能。以UART0接收中断为例，你需要先配置UART0本身的寄存器，使能接收中断（通常是一个IER寄存器中的位）。

步骤二：事件到CPU中断线的映射。这是C6748中断配置的核心步骤，也是新手最容易迷惑的地方。

/* 假设我们要将UART0_INT (事件38) 映射到CPU的INT12 */ volatile uint32_t *pIntMux3 = (volatile uint32_t *)0x0180010C; /* INTMUX3寄存器地址 */ /* INTMUX3寄存器负责映射事件32-63到CPU中断线。 * 每个事件由寄存器中的8个位域控制，用于选择映射到的CPU中断编号(4-15)。 * 事件38在INTMUX3中，需要找到对应的位域。 * 通常公式为：寄存器偏移 + (事件号 - 32) * 4，但具体需查手册确定位域位置。 * 这里假设事件38对应INTMUX3的某个特定字段，我们将其设置为12。 */ /* 请根据实际寄存器定义操作，以下为示意 */ configure_intmux_for_event(38, 12); // 将事件38映射到INT12

步骤三：使能事件和CPU中断线。

/* 1. 清除事件标志（防止残留中断） */ volatile uint32_t *pEvtClr1 = (volatile uint32_t *)0x01800044; /* EVTCLR1, 事件32-63 */ *pEvtClr1 |= (1 << (38-32)); // 清除事件38的标志位 /* 2. 取消事件屏蔽 */ volatile uint32_t *pEvtMask1 = (volatile uint32_t *)0x01800084; /* EVTMASK1 */ *pEvtMask1 &= ~(1 << (38-32)); // 使能事件38 /* 3. 使能CPU的INT12中断线 */ /* 这通常通过操作DSP内核的IER（中断使能寄存器）或类似机制完成，与具体CPU相关 */ enable_cpu_interrupt(12); // 使能INT12

步骤四：编写中断服务程序（ISR）。在ISR中，你必须做三件事：

  1. 检查是哪个事件触发了中断（通过读取EVTFLAG或MEVTFLAG寄存器）。
  2. 执行该事件对应的处理逻辑（如从UART0读取数据）。
  3. 清除中断标志：在外设级清除中断标志（如UART0的IIR寄存器），并且在中断控制器中清除对应的事件标志（向EVTCLR寄存器相应位写1）。忘记清除标志是导致中断只触发一次的最常见原因！
  4. 可选地，向中断控制器发送结束中断（EOI）信号（写EOI寄存器）。

4.3 中断优化与常见问题排查

中断延迟优化：对于高性能DSP应用，中断响应时间至关重要。

  • 使用L1P RAM存放ISR：通过链接命令文件，将中断向量表和ISR代码强制放到L1P RAM中，避免因缓存未命中带来的延迟。
  • 避免在ISR中做复杂操作：ISR应尽可能短小精悍，只做最紧急的数据搬运或状态设置。将非实时处理放到主循环或低优先级任务中。可以使用EDMA在后台搬运数据，用中断仅作为EDMA传输完成的通知。
  • 合理设置优先级：将最紧急的事件映射到更高优先级的CPU中断线（如INT15）。

中断共享与嵌套：通过INTMUX，多个事件可以映射到同一个CPU中断。在ISR中需要通过查询EVTFLAG来区分具体事件源。中断嵌套需要谨慎开启，并管理好栈空间。

常见问题速查表：

问题现象可能原因排查步骤
中断根本不被触发1. 外设中断未使能
2. 事件映射(INTMUX)错误
3. CPU中断线未使能
4. 全局中断(GIE)未开启		1. 检查外设控制寄存器(IER等)
2. 调试器查看INTMUX寄存器值
3. 检查IER/IER寄存器
4. 确认汇编或C环境已开中断
中断只触发一次1. 中断标志未清除（最常见）
2. ISR中意外禁用了中断		1. 检查ISR是否清除了外设和EVTCLR标志
2. 检查ISR中是否有操作GIE的代码
中断响应速度慢1. ISR代码在慢速存储器中
2. 中断被更高优先级中断阻塞
3. 缓存未命中		1. 将ISR链接到L1P
2. 检查中断优先级设置
3. 使用缓存一致性操作或锁定关键代码
进入错误的中断1. 中断向量表地址错误
2. 栈溢出破坏向量表或代码		1. 检查链接命令文件中.intvecs段地址
2. 增大栈空间，检查数组越界

一个调试故事：在一个多通道数据采集系统中，我们使用EDMA完成ADC数据到DDR2的搬运，用EDMA传输完成中断来通知CPU处理。调试时发现，系统运行几分钟后，中断会偶尔丢失一帧数据。使用示波器抓取中断引脚和EDMA启动信号，发现时序完全正常。最终问题定位在中断服务程序里：我们在ISR中重新配置并启动了下一帧的EDMA传输，但这个配置过程比较长。在此期间，如果ADC又完成了下一次转换并试图触发EDMA，但由于EDMA通道正在被ISR占用配置，这个新的请求就被忽略了。解决方案是：使用EDMA的链接（Linking）或自动重载（Auto-Reload）功能，让EDMA在完成一次传输后，自动从参数表中加载下一个传输描述符并开始下一次传输，无需CPU干预。ISR只需要处理已经搬运到内存的完整数据帧即可。这样彻底消除了因ISR执行时间导致中断丢失的风险。

5. 系统集成与高级主题

将内存映射、启动模式和中断系统融会贯通，是构建复杂DSP应用的基础。这里再探讨几个高级主题和实战技巧。

5.1 利用SYSCFG进行系统级配置

SYSCFG模块是系统级的“控制面板”，除了启动和中断，还需关注：

  • 引脚复用（PINMUX）：在main()函数的最开始，甚至在初始化堆栈之前，就应该根据硬件设计配置好PINMUX寄存器。如果外设引脚复用错误，后续所有针对该外设的初始化操作都将无效。我习惯将所有PINMUX配置集中在一个头文件或函数里，并与硬件原理图的网络标签一一对应，方便检查和维护。
  • 主设备优先级（MSTPRI）：在有多主设备（如DSP Core, EDMA, USB）激烈竞争总线带宽的应用中（如高清视频处理），调整MSTPRI可以优化整体吞吐量。通常将EDMA的优先级设为高于CPU，可以确保数据流不被打断。
  • DeepSleep控制：用于低功耗管理，需要配合PSC（电源睡眠控制器）模块使用。

5.2 从Bootloader到应用程序的平滑过渡

Bootloader（RBL）在跳转到你的应用程序前，会对系统做一些基本初始化，比如设置PLL（锁相环）获得核心时钟，初始化DDR2控制器等。但它不会初始化所有外设。你的应用程序入口（通常是c_int00）需要承担以下责任：

  1. 初始化C运行环境：设置堆栈指针、初始化.cinit段（全局变量）、调用main()函数。这部分通常由编译器提供的启动代码（boot.asm或startup.c）完成。
  2. 重新配置或确认关键系统设置：虽然RBL可能配置了PLL和DDR，但你的应用程序最好重新根据自身需求精确配置一遍，尤其是时钟频率和DDR时序参数。RBL的配置往往是保守的默认值。
  3. 关闭RBL可能开启的外设：如果RBL使用了UART或I2C进行加载，它可能已经初始化了这些外设。在你的应用程序初始化这些外设前，最好先将其复位或禁用，避免冲突。

5.3 安全启动与加密镜像

对于高可靠性或安全性要求的应用，C6748支持安全启动。其核心是RBL在加载镜像时会进行密码学验证（如AES、SHA）。这需要：

  1. 在生成AIS镜像时，使用密钥进行加密和签名。
  2. 将密钥或证书预先烧写到芯片的OTP（一次性可编程）存储器或受保护的安全存储区。
  3. 配置BOOTCFG相关位使能安全启动模式。 这个过程非常复杂，需要仔细阅读《TMS320C674x/OMAP-L1x处理器安全用户指南》（SPRUGQ9）并可能使用TI的安全开发工具。

6. 总结与资源推荐

深入理解C6748的内存映射、启动模式和中断系统，就像是掌握了这座强大DSP城堡的“建筑蓝图”、“城门钥匙”和“内部通信系统”。这份理解无法通过复制粘贴代码获得，它来自于反复阅读数据手册、动手实验和解决实际问题的积累。

当你再次面对一张庞大的内存映射表时，希望你能看到的不再是枯燥的数字，而是一个个功能明确的“房间”；当你配置启动引脚时，能清晰地想象出电流上电瞬间的信号流；当你编写中断程序时，能在大脑中勾勒出从外设信号到CPU内核的完整路径。这种系统级的掌控感，正是嵌入式开发的魅力所在。

最后推荐一些不可或缺的资源：

  1. 核心文档：
    • 《TMS320C674x DSP CPU and Instruction Set Reference Guide (SPRUFE8)》：理解内核的基础。
    • 《TMS320C674x DSP MegaModule Reference Guide (SPRUFK5)》：理解中断控制器、EDMA等核心模块的圣经。
    • 《SM320C6748-HIREL DSP System Reference Guide (SPRUGJ7)》：你正在阅读的数据手册的系统部分，是最直接的参考资料。
    • 《Using the SM320C6748-HIREL/C6746/C6742 Bootloader (SPRAAT2)》：启动模式的终极指南，包含了各种模式的详细时序和镜像格式。
  2. 软件工具：
    • Code Composer Studio (CCS)：TI官方的集成开发环境，包含编译器、调试器和丰富的插件。
    • AISgen：用于生成AIS格式引导镜像的命令行工具。
    • StarterWare / Processor SDK：TI提供的底层驱动库和示例代码，是学习的绝佳起点，但要注意其抽象层有时会隐藏硬件细节，深入学习时仍需回归寄存器本身。

从我个人的经验来看，最好的学习方式就是“做”。找一块C6748的开发板，从点亮一个LED（GPIO）开始，然后尝试用UART打印信息，接着用定时器中断精确控制闪烁频率，再用EDMA搬运一段数据，最后尝试从SD卡启动。每一步都对照数据手册，查看相关寄存器的描述，用调试器观察内存和寄存器的变化。这个过程虽然缓慢，但每一步都走得扎实。当你成功地把这些零散的知识点串联起来，构建出一个稳定运行的小系统时，你对C6748乃至所有嵌入式系统的理解，都会达到一个新的高度。