首页/资讯中心/详情

从零构建8位RISC CPU：基于FSM的Verilog控制器设计实战

从零构建8位RISC CPU：基于FSM的Verilog控制器设计实战
📅 发布时间：2026/7/16 2:36:53

1. 8位RISC CPU设计基础

要设计一个8位RISC CPU，首先需要明确几个核心概念。RISC（精简指令集计算机）的特点是指令数量少、格式统一、执行速度快。8位指的是CPU的数据总线宽度，也就是一次能处理8位二进制数据。

我刚开始接触CPU设计时，最大的困惑就是不知道从哪里下手。后来发现，从数据通路开始画起是最直观的方法。想象一下数据在CPU内部流动的路径：从存储器取出指令，送到控制器解码，然后ALU执行运算，最后写回寄存器或存储器。这个过程中需要哪些部件？它们之间如何连接？

1.1 核心组件清单

一个最基本的8位RISC CPU需要以下部件：

  • 程序计数器（PC）：16位宽度，指向下一条要执行的指令地址
  • 指令存储器（IM）：存储指令代码
  • 寄存器文件（RF）：通常包含AC（累加器）和R（通用寄存器）
  • 算术逻辑单元（ALU）：执行加减、逻辑运算等
  • 数据存储器（DM）：存储数据
  • 控制器：基于有限状态机（FSM）的硬布线控制

1.2 指令集设计要点

设计指令集时，我建议先确定指令格式。比如采用固定8位操作码（opcode），这样可以简化译码逻辑。一个实用的分类方法是按指令长度：

// 单字指令格式 | 7:6 | 5:2 | 1:0 | | type | op | reserved | // 三字指令格式（带16位地址） | 7:6 | 5:2 | 1:0 | 15:0 | | type | op | dir | address |

指令类型可以划分为：

  • 算术逻辑指令（ADD, SUB, AND, OR等）
  • 数据传送指令（MOV, LD, ST等）
  • 控制流指令（JUMP, JZ等）

2. 数据通路设计与实现

数据通路是CPU的"高速公路"，决定了数据流动的路径。我在第一次设计时犯的错误是没有考虑多周期指令，导致三字指令无法正确处理。

2.1 多周期数据通路

对于带地址的三字指令，需要**增加地址寄存器（AR）**来暂存地址。改进后的数据通路工作流程：

  1. 取指阶段：

    instr <= IM[PC]; PC <= PC + 1;

  2. 译码阶段：

    case(instr[7:6]) 2'b00: // 单字指令处理 2'b10: // 三字指令第一周期取地址高字节 2'b11: // 三字指令第二周期取地址低字节 endcase

  3. 执行阶段：

    • 算术运算：ALU操作
    • 存储器访问：DM读/写
    • 跳转指令：修改PC值

2.2 关键信号说明

在Verilog实现中，这些控制信号尤为重要：

信号名作用产生条件
RegWrite寄存器写使能MOV, ADD, LD等
MemWrite存储器写使能ST指令
ALUOpALU操作选择根据指令类型
NPCOpPC更新方式JUMP/JZ等

3. 有限状态机控制器设计

控制器是CPU的"大脑"，我用三段式FSM实现了状态转换，这是最可靠的写法。

3.1 状态定义

典型的状态包括：

parameter FETCH1 = 3'd0; // 取指第一周期 parameter FETCH2 = 3'd1; // 三字指令第二周期 parameter EXEC = 3'd2; // 执行阶段 parameter MEM = 3'd3; // 存储器访问 parameter WB = 3'd4; // 写回阶段

3.2 Verilog实现示例

// 状态寄存器 always @(posedge clk or posedge reset) begin if(reset) state <= FETCH1; else state <= next_state; end // 下一状态逻辑 always @(*) begin case(state) FETCH1: next_state = (instr[7:6]==2'b10) ? FETCH2 : EXEC; FETCH2: next_state = EXEC; EXEC: next_state = (is_mem_op) ? MEM : WB; MEM: next_state = WB; WB: next_state = FETCH1; endcase end // 输出逻辑 always @(*) begin case(state) FETCH1: {RegWrite, MemWrite} = 2'b00; EXEC: ALUOp = (instr[5:2]==4'b0010) ? ADD : ...; // 其他状态输出... endcase end

4. ALU与寄存器设计技巧

4.1 ALU设计要点

ALU需要支持的基本操作：

module alu( input [7:0] a, b, input [2:0] op, output reg [7:0] out, output zero ); always @(*) begin case(op) 3'b000: out = a + b; // ADD 3'b001: out = a - b; // SUB 3'b010: out = a & b; // AND 3'b011: out = a | b; // OR // 其他操作... endcase end assign zero = (out==8'b0); // 零标志 endmodule

4.2 寄存器文件优化

虽然我们的CPU只有AC和R两个寄存器，但采用寄存器文件结构更利于扩展：

reg [7:0] regfile [0:1]; // 0:AC, 1:R always @(posedge clk) begin if(RegWrite) begin if(instr[1]) regfile[1] <= ALUOut; // 写入R else regfile[0] <= ALUOut; // 写入AC end end

5. 验证与调试实战

5.1 测试用例设计

我通常会准备三类测试：

  1. 单指令测试：验证每条指令功能

    initial begin // MOV AC, #5 IM[0] = 8'b01_0001_01; // 操作码 IM[1] = 8'd5; // 立即数 #100; if(AC != 5) $error("MOV失败"); end

  2. 程序流测试：验证跳转指令

    // JUMP 5 IM[0] = 8'b11_0000_00; IM[1] = 8'd5; #100; if(PC != 5) $error("JUMP失败");

  3. 综合程序测试：

    // 计算1+2+3 IM[0] = 8'b01_0010_10; // ADD AC, R IM[1] = 8'b01_0010_10; // ADD AC, R // 初始化AC=1, R=2

5.2 常见问题排查

  • 信号未更新：检查是否缺少@(posedge clk)
  • 状态机卡死：添加状态监控$display
  • 时序问题：检查setup/hold时间

6. FPGA实现注意事项

最后上板时，这些经验很关键：

  1. 时钟管理：

    • 使用全局时钟网络
    • 必要时插入时钟缓冲器

  2. IO规划：

    // 开发板按键控制 input [1:0] sw; // 模式选择 input [7:0] dip; // 数据输入 output [7:0] led;// 状态显示

  3. 调试技巧：

    • 添加ILA核实时抓取信号
    • 使用VIO虚拟IO控制输入

设计CPU最有趣的是看到自己写的指令真正跑起来的那一刻。记得第一次成功点亮LED时，那种成就感至今难忘。虽然这个8位CPU很小，但它包含了现代处理器的所有核心思想。