深入解析SAR ADC：从二进制搜索算法到电荷再分配架构

1. 天平称重：用生活场景理解SAR ADC核心原理

想象你面前放着一台老式天平，左侧托盘放着未知重量的物品，右侧托盘需要放置砝码来平衡。现在你手边有一套特殊砝码：16g、8g、4g、2g、1g（正好是二进制权重）。你会怎么操作？聪明的做法一定是：

1. 先放最大的16g砝码 - 如果左边重就保留，右边重就撤下
2. 接着放8g - 同样根据天平状态决定去留
3. 重复这个过程直到1g砝码

这就是**逐次逼近型ADC（SAR ADC）**最精妙的比喻。在实际电路中：

• 左侧托盘 → 待测模拟电压Vin
• 右侧砝码 → 内部DAC产生的比较电压
• 天平 → 电压比较器
• 砝码调整策略 → 二进制搜索算法

我曾在设计智能电子秤时，就用12位SAR ADC处理称重传感器信号。当放置500g标准砝码测试时，ADC输出的数字值会像这样逐步逼近：

第1次比较：2048（满量程1/2）→ 太重，丢弃 第2次比较：1024（1/4）→ 太轻，保留 第3次比较：1536（1024+512）→ 太重... 最终稳定在1024~1075之间

这个迭代过程完美展现了"二分法"的智慧——n位分辨率只需n次比较，12位转换仅需12个时钟周期，效率极高。

2. 电荷再分配架构：SAR ADC的物理实现艺术

2.1 电容阵列：模拟二进制的魔术师

实际芯片中，DAC通常采用电荷再分配型电容阵列实现。我曾拆解过TI的ADS7042芯片，其核心就是这样一个精妙的电容网络：

MSB → LSB C - C/2 - C/4 - C/8 - ... - C/128 (8位示例)

关键操作流程：

1. 采样阶段：所有电容下端接Vin，上端接地，存储电荷Q=CVin
2. 保持阶段：电容下端断开Vin改接GND，上端浮空，此时比较器输入端电压变为-Vin
3. 转换阶段：
   • 第1步：MSB电容上端接Vref，其他接GND → 产生Vref/2比较电平
   • 第2步：根据比较结果决定MSB电容保持或复位
   • 重复直到LSB

实测中发现个有趣现象：使用4.096V基准时，1LSB=4.096V/4096=1mV。但电容失配会导致DNL（微分非线性）出现±2LSB的波动，这正是需要校准的原因。

2.2 噪声与失配：精度杀手与应对策略

在医疗ECG检测项目中，我们遇到过这样的问题：当环境温度从25℃升到40℃时，ADC的ENOB（有效位数）从11.5位降到10.3位。主要凶手是：

1. kT/C噪声：电容值越小噪声越大
   • 计算公式：Vn=√(kT/C)
   • 1pF电容在25℃时噪声约64μVrms
2. 电容失配：工艺偏差导致权重偏离
   • 实测某180nm工艺中，单位电容5fF的匹配误差约0.1%
3. 时钟抖动：采样时刻波动引入误差
   • 要求抖动<1/(2^(N+1)πfIN)

解决方案有三板斧：

• 前端加采样保持：如THS1206可降低50%孔径抖动
• 动态元件匹配：轮流使用电容单元平均化误差
• 数字校准：上电时自动测量并存储校正系数

3. 现代SAR ADC的智能进化

3.1 异步SAR：突破时钟限制

传统SAR ADC像遵守纪律的士兵，必须等待每个时钟指令。而新型异步SAR则像自由搏击手，例如ADI的AD7960就采用这种设计：

1. 比较器完成就立即触发下一步
2. 省去固定时钟的等待时间
3. 实测转换时间从300ns缩短到180ns

但要注意：异步设计对比较器速度要求极高，我们测试时发现，当输入超过5MHz时，ENOB会快速下降。

3.2 噪声整形SAR：鱼与熊掌兼得

结合ΔΣ调制器的噪声整形技术，SAR ADC也能获得高分辨率。TI的ADS1261就是典型：

• 基础16位SAR内核
• 通过过采样和数字滤波提升到24位
• 功耗仅3mW（传统24位ΔΣ要15mW）

在振动监测仪中，这种ADC能同时捕捉10kHz高频振动和0.1Hz慢速漂移。

4. 选型实战：SAR ADC的黄金法则

根据多年踩坑经验，总结出选型四要素：

1. 速度与精度平衡：

   • 规则1：有效分辨率每增加1位，最大采样率减半
   • 案例：ADS8860在16位时为1MSPS，18位时降为500kSPS

2. 输入阻抗匹配：

   • 计算公式：Rin=1/(2πfIN×CSAMPLE)
   • 当CSAMPLE=20pF，fIN=100kHz时，Rin需<80kΩ

3. 基准源选择：

   基准类型	温漂(ppm/℃)	噪声(μVpp)	适用场景
   带隙基准	20-50	50-100	消费电子
   埋藏齐纳	3-10	5-20	工业仪表
   LTZ1000	0.05	2	计量级

4. PCB布局要点：

   • 模拟走线远离数字线（至少3W间距）
   • 基准源加π型滤波（如10Ω+10μF+0.1μF）
   • 接地策略：单点接地点选在ADC下方

最后分享一个血泪教训：曾因忽略去耦电容导致12位ADC实际只有9位性能。现在我的设计必遵守"每电源引脚0.1μF+1μF组合，距离<3mm"的铁律。