首页/资讯中心/详情

Tiva™ μDMA控制器深度解析：从核心原理到UART/内存传输实战

Tiva™ μDMA控制器深度解析：从核心原理到UART/内存传输实战
📅 发布时间：2026/7/23 10:00:42

1. μDMA控制器核心概念与设计思路拆解

直接内存访问（DMA）技术，对于任何一个在资源受限的嵌入式系统里摸爬滚打过的工程师来说，都像是一把双刃剑。用好了，系统性能飞升，CPU被解放出来处理更复杂的逻辑；用不好，那就是各种数据错乱、时序混乱的噩梦源头。Tiva™系列微控制器集成的这个μDMA模块，可以看作是传统DMA的一个“增强版”或“微缩优化版”，它在保持高效数据传输核心能力的同时，通过更精细的通道控制和灵活的模式配置，来适应现代嵌入式应用对实时性和确定性的苛刻要求。

理解μDMA，首先要跳出“它只是个搬运工”的简单认知。它的核心价值在于构建了一个独立于CPU核心的、可编程的数据通路管理系统。这个系统不是被动地等待指令，而是通过一套精心设计的寄存器组和内存中的控制结构，形成了一套“任务清单”。CPU只需要初始化这份清单，触发开始，μDMA控制器就能自主地、按照预设的规则（从哪里读、写到哪里、一次搬多少、搬完怎么办）完成整个数据块传输。这个过程完全不需要CPU一条条指令去操作内存地址和数据总线，从而实现了真正的“零开销”数据传输。

那么，为什么是“μ”DMA？这个“微”体现在其高度集成和可配置性上。与一些大型DMA控制器拥有独立且复杂的状态机不同，μDMA的设计更贴近微控制器的应用场景：通道数量适中（通常32个），但每个通道的配置极其灵活，支持从8位到32位的数据宽度，地址递增模式可以独立设置，甚至可以不递增（这对于访问固定地址的外设寄存器至关重要）。更重要的是，它引入了“仲裁大小”（ARBSIZE）的概念，这直接关系到总线利用率和实时响应能力。你可以把它理解为DMA控制器的“工作节奏”：是来一个数据请求就搬一次（ARBSIZE=1），还是攒够2个、4个、8个甚至更多个请求再集中搬运一次。这个选择，需要在总线带宽、外设FIFO深度和系统延迟之间做权衡。

在实际项目中，我遇到最常见的误区就是开发者只关注“把数据搬过去”，而忽略了μDMA与整个系统内存架构、总线仲裁以及外设特性的协同。比如，当你配置一个从UART接收数据到内存的通道时，如果UART的FIFO深度是8字节，而你将ARBSIZE设置为16，那么DMA控制器会等待UART攒够16字节的请求（这显然不可能发生），从而导致传输实际上无法启动。这种配置错误不会报错，但会导致外设数据溢出丢失，排查起来非常头疼。因此，吃透μDMA的设计哲学——即如何通过配置让这个自动化的“数据搬运工”精准地匹配上下游（源和目的）的行为特性——是成功应用它的第一步。

1.1 传输尺寸与地址递增：灵活性的基石

μDMA控制器支持8位、16位或32位的数据传输尺寸，这是一个基础但至关重要的特性。这里有一个硬性规定：对于任何一次给定的传输，源和目的的数据尺寸必须相同。你不能配置成从外设读取8位数据，却试图写入一个32位的内存变量，控制器不支持这种数据宽度转换。

地址递增的配置则提供了更大的灵活性。源和目的地址可以独立配置为按字节、半字（16位）、字（32位）递增，或者不递增。这里有一个关键约束：地址增量必须大于或等于数据尺寸。这句话怎么理解？我举个例子：你可以进行一个8位数据尺寸的传输，但将地址增量设置为4字节（即一个字）。这意味着，每次传输一个字节后，地址指针会跳过4个字节。这在某些特定内存布局或硬件寄存器映射的场景下非常有用。比如，一个32位的寄存器，其内部四个字节分别对应不同功能，你可能只想连续读取它的最低字节（位0-7），那么就可以配置数据尺寸为8位，地址增量为4字节。

然而，灵活性也带来了复杂性。数据在内存中的对齐必须符合其数据尺寸的要求。8位数据可以放在任何地址；16位数据要求地址是2的倍数（即半字对齐）；32位数据要求地址是4的倍数（即字对齐）。如果配置了一个32位传输，但源或目的地址是0x2000.0001（不是4的倍数），那么总线可能会产生一个错误，或者发生不可预知的数据访问（取决于具体硬件），通常这会触发一个DMA错误中断。在我的调试经历中，因地址不对齐导致的零星数据错误是最隐蔽的bug之一，因为错误并非每次发生，而是取决于数据缓冲区分配的内存地址。

1.2 外设接口分类：请求驱动的艺术

μDMA连接的外设大致可以分为两类，理解它们的区别是正确配置通道的关键。

第一类是带有FIFO的外设，比如UART、SPI、I2C等。这类外设是μDMA最典型的服务对象。它们内部有一个数据先入先出队列（FIFO）。当FIFO中的数据达到预设的触发水位（例如，接收FIFO非空，或发送FIFO有空闲位置）时，外设会向μDMA控制器发出一个传输请求。μDMA控制器响应这个请求，从FIFO读取数据到内存（接收），或将内存数据写入FIFO（发送）。这里有一个重要的细节：外设可能产生两种优先级的请求。一种是常规的单次传输请求，另一种是当FIFO达到中断水位时产生的高优先级请求。μDMA能够识别这种优先级，确保在数据快满或快空时得到及时响应，防止溢出或断流。

第二类是触发型外设，比如通用定时器（GPTM）。这类外设本身不产生或消耗连续的数据流，而是在特定事件（如定时器匹配、捕获事件）发生时，触发一次μDMA传输。例如，定时器每1毫秒产生一个触发信号，μDMA就执行一次传输，将ADC采样结果从外设寄存器搬运到内存中的一个指定位置。这种模式非常适合周期性、固定长度的数据采集。这里需要注意请求的“堆积”问题：如果触发事件发生得太快，上一个请求还没处理完，新的请求又来了，μDMA会将其放入队列。但如果连续堆积超过两个未处理的请求，第三个及以后的请求将会丢失。这意味着你的应用程序必须确保处理DMA传输的速度快于触发事件的频率，或者使用足够大的缓冲区配合乒乓模式来应对突发情况。

2. 核心配置细节与寄存器精解

配置μDMA就像在给一个非常听话但有点“死脑筋”的机器人编写工作手册。手册写得越细致、越没有歧义，它工作得就越出色。这个“手册”主要由两部分构成：一部分是位于μDMA模块地址空间的配置寄存器，另一部分是位于系统内存中的通道控制结构体。前者决定了通道的全局属性（如使能、优先级、请求响应模式），后者则定义了单次传输任务的具体参数（如源地址、目的地址、传输量、工作模式）。

2.1 模块初始化与通道属性配置

在使用任何μDMA通道之前，必须完成一次性的模块初始化。这个过程通常放在系统启动的早期阶段。

  1. 使能μDMA时钟：通过系统控制模块中的RCGCDMA寄存器开启μDMA控制器的时钟。没有时钟，所有寄存器都无法访问，这是第一步，也是新手最容易忘记的一步。
  2. 使能μDMA控制器：向DMA配置寄存器（DMACFG）的MASTEREN位写1。这个位是总开关，即使你配置好了所有通道，如果这个位是0，整个μDMA模块都处于休眠状态。
  3. 设置通道控制表基地址：通过DMACTLBASE寄存器，告诉μDMA控制器你为它在内存中准备的“任务手册”（通道控制表）放在哪里。这个地址必须1024字节对齐。我通常会在链接脚本中专门定义一块.align(1024)的静态内存区域来存放这个表，确保不会因为内存分配的不确定性导致对齐错误。

完成模块初始化后，就可以针对特定通道进行配置了。每个通道都有四个关键的属性需要设置，通过相应的Set/Clear寄存器来操作：

  • 通道优先级 (DMAPRIOSET/CLR)：每个通道可以设置为高优先级或默认优先级。当多个通道同时发出请求时，高优先级通道会优先得到服务。在实时性要求高的场景，比如高速ADC采样通道，应设置为高优先级。
  • 控制结构选择 (DMAALTCLR)：每个通道有两套控制结构：主用（Primary）和备用（Alternate）。通常，我们通过清除对应位来选择使用主用结构。乒乓模式（Ping-Pong）会交替使用这两套结构。
  • 请求响应模式 (DMAUSEBURSTCLR)：这个位控制通道如何响应外设请求。清除该位（设为0）允许通道响应单次（Single）和突发（Burst）请求。如果设置该位（通过DMAUSEBURSTSET），则通道只响应突发请求。对于FIFO外设，通常建议清除此位，以兼容单次和突发请求，避免FIFO尾部数据滞留。
  • 请求掩码 (DMAREQMASKCLR)：清除对应位，以允许μDMA控制器识别该通道的传输请求。如果此位被屏蔽，即使外设疯狂请求，μDMA也会置之不理。

注意：这些Set/Clear寄存器的设计非常巧妙。向Set寄存器的某位写1，该位对应的功能被启用；向Clear寄存器的某位写1，该功能被禁用。向它们写0没有任何效果。这种设计避免了读-修改-写操作可能产生的竞态条件，在多任务或中断环境中更安全。

2.2 通道控制结构体：任务清单的蓝图

通道控制结构体是μDMA的灵魂所在，它存储在系统内存中，每个通道占12个字节（三个32位字）。它包含三个关键成员：

  1. 源地址结束指针 (DMASRCENDP)：注意它的名字是“结束指针”，它指向的是本次传输的最后一个源地址（包含该地址）。如果源地址不递增（例如，从一个固定的外设数据寄存器读数），那么这个指针就直接指向该寄存器地址。
  2. 目的地址结束指针 (DMADSTENDP)：同理，指向本次传输的最后一个目的地址。
  3. 通道控制字 (DMACHCTL)：这是一个位域丰富的32位寄存器，定义了传输的所有行为参数。

理解“结束指针”这个概念至关重要。它不是起始地址，而是结束地址。这意味着在编程时，你需要计算起始地址 + (传输项数 * 数据尺寸) - 1。例如，要从地址0x2000.0000开始传输256个32位字（每个字4字节），那么结束指针应该是0x2000.0000 + (256 * 4) - 1 = 0x2000.03FF。很多初学者的错误在于直接填入了起始地址或忘记了减一，导致传输的数据量多一项或少一项。

通道控制字（DMACHCTL）的配置是重中之重，我们逐字段拆解：

  • DSTINC (31:30) / SRCINC (27:26)：目的/源地址增量。0x0=字节，0x1=半字，0x2=字，0x3=不增量。必须大于等于对应的数据尺寸。
  • DSTSIZE (29:28) / SRCSIZE (25:24)：目的/源数据尺寸。0x0=8位，0x1=16位，0x2=32位。两者必须相同。
  • ARBSIZE (17:14)：仲裁大小。这个字段定义了μDMA控制器在连续执行多少次传输后，会释放总线控制权，重新参与系统总线仲裁。值从0到9，分别代表1, 2, 4, 8, ..., 512, 1024次传输。设置为较大的值（如8或16）可以提高总线利用率和连续传输效率，但会暂时独占总线，可能增加其他主设备（如CPU、另一个DMA）的访问延迟。对于实时性要求高的系统，需要谨慎设置。
  • XFERSIZE (13:4)：传输大小（项数减1）。要传输N个数据项，这里就填N-1。最大1023，即一次传输最多1024项。注意，这是“项”数，不是字节数。如果数据尺寸是32位，那么1024项就是4096字节。
  • XFERMODE (2:0)：传输模式。这是μDMA的精髓，决定了传输如何开始、如何运行、如何结束。
    • 0x0：停止模式。通道禁用或配置无效。
    • 0x1：基本模式。每个外设或软件请求，触发一次ARBSIZE定义的传输。
    • 0x2：自动请求模式。仅需一次初始请求，μDMA就会自动完成整个XFERSIZE定义的传输，期间不再需要请求。
    • 0x3：乒乓模式。使用主用和备用两套控制结构体交替工作，实现双缓冲连续传输。
    • 0x4-0x7：分散-聚集模式。用于处理非连续内存块的数据传输，更为高级。

3. 典型场景实操配置全流程

理论讲得再多，不如动手配置一遍。下面我将结合最常见的三种场景，带你一步步完成μDMA的配置。请准备好你的代码编辑器和芯片数据手册，我们开始“抄作业”。

3.1 场景一：内存到内存传输（软件触发）

这是最基础的场景，常用于初始化大块内存、数据拷贝等。我们使用专用的软件通道（通常是通道30）来完成。

步骤1：模块初始化在系统初始化早期调用。

// 1. 使能μDMA时钟 (假设SYSCTL_RCGCDMA_R是相应的寄存器地址) SYSCTL_RCGCDMA_R |= SYSCTL_RCGCDMA_R0; // 2. 等待时钟稳定（通常需要几个周期） __asm__ volatile("nop"); __asm__ volatile("nop"); // 3. 使能μDMA主控制器 DMA_CFG_R = DMA_CFG_MASTER_ENABLE; // 4. 配置通道控制表基地址（必须1024字节对齐） // 假设g_sDMAControlTable是一个在链接脚本中已对齐的数组 DMA_CTLBASE_R = (uint32_t)&g_sDMAControlTable[0];

步骤2：配置通道30属性

// 1. 设置通道优先级为默认（或使用DMA_PRIOSET_R设置高优先级） DMA_PRIOCLR_R = (1 << 30); // 2. 选择主用通道控制结构 DMA_ALTCLR_R = (1 << 30); // 3. 允许响应单次和突发请求 DMA_USEBURSTCLR_R = (1 << 30); // 4. 允许识别该通道的请求 DMA_REQMASKCLR_R = (1 << 30);

步骤3：配置通道控制结构体假设我们要从pSrcBuffer传输256个32位字到pDstBuffer。

// 计算控制结构体指针偏移。通道30的主用结构体偏移是 30 * 16 = 0x1E0。 volatile tDMAControlTable *pControl = &g_sDMAControlTable[30]; // 配置源和目的结束指针（注意是结束地址！） pControl->srcEndPtr = (void *)((uint32_t)pSrcBuffer + (256 * 4) - 1); // 0x2000.0000 + 0x3FF pControl->dstEndPtr = (void *)((uint32_t)pDstBuffer + (256 * 4) - 1); // 配置通道控制字 pControl->controlWord = (0x2 << 30) | // DSTINC: 字增量 (0x2) (0x2 << 28) | // DSTSIZE: 32位 (0x2) (0x2 << 26) | // SRCINC: 字增量 (0x2) (0x2 << 24) | // SRCSIZE: 32位 (0x2) (0x0 << 21) | // DSTPROT0: 非特权访问 (0x0 << 18) | // SRCPROT0: 非特权访问 (0x3 << 14) | // ARBSIZE: 仲裁大小8次传输 (0x3) ((256-1) << 4) | // XFERSIZE: 传输256项，填255 (0x2 << 0); // XFERMODE: 自动请求模式 (0x2)

关键点解析：

  • 我们选择了自动请求模式（Auto-Request）。因为这是软件触发的一次性传输，我们希望一次请求就完成全部256个字的搬运，所以用自动模式最合适。
  • 仲裁大小（ARBSIZE）设置为8。对于纯粹的内存拷贝，没有外设FIFO限制，我们可以设置一个较大的值以提高效率。这里��为8，意味着DMA会连续搬8个32位字（32字节）后才可能释放总线。
  • 源和目的地址增量都设置为字（4字节），与32位数据尺寸匹配。

步骤4：启动传输

// 1. 使能通道30 DMA_ENASET_R = (1 << 30); // 2. 发出软件请求，启动传输 DMA_SWREQ_R = (1 << 30);

传输启动后，μDMA控制器会开始工作。在自动请求模式下，一次请求就会完成全部传输。完成后，通道会自动禁用（DMAENASET寄存器的位30被清零），同时控制字中的XFERMODE字段也会被清零。你可以通过轮询这个位来判断传输是否完成。

3.2 场景二：配置外设进行简单发送（UART TX）

这个场景是将内存中的一段数据通过DMA发送到UART的发送FIFO。我们假设使用UART1的发送通道（假设映射到μDMA通道7）。

步骤1：配置UART外设首先，需要配置UART本身，使其能够产生DMA请求。

// 使能UART1的DMA发送请求 UART1_DMACTL_R |= UART_DMACTL_TXEN; // 设置发送FIFO触发水平，例如设为1/8满（具体值看手册） UART1_IFLS_R = (UART_IFLS_TX1_8 << UART_IFLS_TXSEL_S);

步骤2：配置μDMA通道7属性

// 优先级、控制结构、请求模式、请求掩码的配置，与场景一类似，只是通道号改为7 DMA_PRIOCLR_R = (1 << 7); DMA_ALTCLR_R = (1 << 7); DMA_USEBURSTCLR_R = (1 << 7); // 允许单次和突发请求 DMA_REQMASKCLR_R = (1 << 7);

步骤3：配置通道控制结构体假设要发送64字节数据，pTxBuffer是源数据缓冲区，UART1_DR_R是UART1的数据寄存器地址。

volatile tDMAControlTable *pControl = &g_sDMAControlTable[7]; // 源：内存缓冲区，需要递增。结束地址 = 起始地址 + 64 - 1 pControl->srcEndPtr = (void *)((uint32_t)pTxBuffer + 64 - 1); // 目的：UART数据寄存器，固定地址，不递增 pControl->dstEndPtr = (void *)UART1_DR_R; pControl->controlWord = (0x3 << 30) | // DSTINC: 不增量 (0x3)，因为目的地址是固定寄存器 (0x0 << 28) | // DSTSIZE: 8位 (UART是8位数据) (0x0 << 26) | // SRCINC: 字节增量 (0x0) (0x0 << 24) | // SRCSIZE: 8位 (0x0) (0x0 << 21) | // DSTPROT0 (0x0 << 18) | // SRCPROT0 (0x2 << 14) | // ARBSIZE: 仲裁大小4次传输 (0x2)。为什么是4？见下文解析。 ((64-1) << 4) | // XFERSIZE: 传输64项（字节），填63 (0x1 << 0); // XFERMODE: 基本模式 (0x1)

关键点解析：

  • 传输模式选择基本模式（Basic）：因为数据发送的节奏由UART的发送FIFO空闲情况决定。每当FIFO有空位，UART就发出一个请求，DMA响应一次传输（传输量由ARBSIZE决定）。这实现了数据流与发送速率的同步。
  • ARBSIZE设置为4：这是为了匹配UART的FIFO特性。假设UART发送FIFO的触发水位是“<=4个空位”时发出请求。如果ARBSIZE设为4，那么一次DMA响应就能填满4个空位，效率最高。如果UART只发出单次请求（比如FIFO刚空出1个位置），DMA也会只传输1个字节。DMAUSEBURSTCLR的配置允许了这种灵活性。
  • 目的地址不递增：这是外设寄存器传输的典型配置。

步骤4：启动传输

// 只需使能通道，传输由UART的请求自动触发 DMA_ENASET_R = (1 << 7);

使能后，每当UART1的发送FIFO有空位并发出请求，μDMA就会从pTxBuffer中搬数据过去，直到64字节全部发送完毕。传输完成后，通道自动禁用，同时UART可能会产生一个发送完成中断（如果使能了）。

3.3 场景三：配置外设进行乒乓接收（UART RX）

这是最复杂也最体现μDMA价值的场景：连续不断地从UART接收数据，并使用两个缓冲区（Ping和Pong）交替工作，实现无丢失、高效率的数据流接收。

步骤1：配置UART外设

// 使能UART1的DMA接收请求 UART1_DMACTL_R |= UART_DMACTL_RXEN; // 设置接收FIFO触发水平，例如设为8字节（即FIFO中有>=8字节数据时触发DMA） UART1_IFLS_R = (UART_IFLS_RX1_8 << UART_IFLS_RXSEL_S);

步骤2：配置μDMA通道8属性（假设RX用通道8）

DMA_PRIOCLR_R = (1 << 8); DMA_ALTCLR_R = (1 << 8); // 选择主用结构体开始 DMA_USEBURSTCLR_R = (1 << 8); DMA_REQMASKCLR_R = (1 << 8);

步骤3：配置主用和备用两套控制结构体需要准备两个缓冲区：rxBufferA[64]和rxBufferB[64]。

// 主用结构体（初始使用Buffer A） volatile tDMAControlTable *pPrimary = &g_sDMAControlTable[8]; // 偏移 0x080 // 备用结构体（初始使用Buffer B） volatile tDMAControlTable *pAlternate = &g_sDMAControlTable[8 + 32]; // 偏移 0x280 (0x080 + 0x200) // 配置主用结构体：从UART数据寄存器 -> Buffer A pPrimary->srcEndPtr = (void *)UART1_DR_R; // 源固定，不递增 pPrimary->dstEndPtr = (void *)((uint32_t)rxBufferA + 64 - 1); // 目的递增 pPrimary->controlWord = (0x0 << 30) | // DSTINC: 字节增量 (0x0 << 28) | // DSTSIZE: 8位 (0x3 << 26) | // SRCINC: 不增量 (0x0 << 24) | // SRCSIZE: 8位 (0x0 << 21) | // DSTPROT0 (0x0 << 18) | // SRCPROT0 (0x3 << 14) | // ARBSIZE: 8次传输 (匹配RX FIFO触发水平8) ((64-1) << 4) | // XFERSIZE: 64字节 (0x3 << 0); // XFERMODE: 乒乓模式 // 配置备用结构体：从UART数据寄存器 -> Buffer B pAlternate->srcEndPtr = (void *)UART1_DR_R; pAlternate->dstEndPtr = (void *)((uint32_t)rxBufferB + 64 - 1); pAlternate->controlWord = (0x0 << 30) | // DSTINC: 字节增量 (0x0 << 28) | // DSTSIZE: 8位 (0x3 << 26) | // SRCINC: 不增量 (0x0 << 24) | // SRCSIZE: 8位 (0x0 << 21) | // DSTPROT0 (0x0 << 18) | // SRCPROT0 (0x3 << 14) | // ARBSIZE: 8次传输 ((64-1) << 4) | // XFERSIZE: 64字节 (0x3 << 0); // XFERMODE: 乒乓模式

乒乓模式精髓：初始时，DMA使用主用结构体（指向Buffer A）进行传输。当Buffer A被填满（64字节传输完成）后，μDMA会自动切换到备用结构体（指向Buffer B）继续接收，同时将主用结构体的XFERMODE字段清零（表示Buffer A已满，任务停止），并触发UART的DMA完成中断。此时，应用程序可以在中断中处理Buffer A的数据，并重新配置主用结构体（例如，指向一个新的缓冲区或重置指针）。当Buffer B被填满时，过程类似，DMA切回主用结构体，触发中断，应用程序处理Buffer B。如此循环往复，实现了接收和处理的并行。

步骤4：编写中断服务程序（ISR）并启动

// UART1的中断服务程序（简化版） void UART1_Handler(void) { uint32_t status = UART1_MIS_R; // 读取中断状态 if (status & UART_MIS_RXDMAMIS) { // 检查是否是DMA接收完成中断 // 1. 清除中断标志 UART1_ICR_R = UART_ICR_RXDMAIC; // 2. 检查哪个缓冲区满了，并处理数据 volatile tDMAControlTable *pPrimary = &g_sDMAControlTable[8]; volatile tDMAControlTable *pAlternate = &g_sDMAControlTable[8 + 32]; if ((pPrimary->controlWord & 0x7) == 0) { // 主用模式为0（停止），说明Buffer A满 processRxData(rxBufferA, 64); // 处理Buffer A的数据 // 3. 重新武装主用结构体，使其指向一个已准备好的新缓冲区（例如，还是rxBufferA） pPrimary->dstEndPtr = (void *)((uint32_t)rxBufferA + 64 - 1); pPrimary->controlWord |= (0x3 << 0); // 重新设置为乒乓模式 } if ((pAlternate->controlWord & 0x7) == 0) { // 备用模式为0，说明Buffer B满 processRxData(rxBufferB, 64); // 处理Buffer B的数据 // 重新武装备用结构体 pAlternate->dstEndPtr = (void *)((uint32_t)rxBufferB + 64 - 1); pAlternate->controlWord |= (0x3 << 0); } } // ... 处理其他UART中断 } // 主函数中，使能UART的DMA接收完成中断，并启动DMA通道 UART1_IM_R |= UART_IM_RXDMAIM; // ��能中断 DMA_ENASET_R = (1 << 8); // 使能μDMA通道8

启动后，只要UART有数据进来，DMA就会自动搬运到交替的缓冲区中，并在每个缓冲区满时产生中断通知CPU处理，实现了高效、稳定的连续数据流接收。

4. 常见问题排查与实战心得

即使按照手册一步步配置，在实际项目中你还是会遇到各种稀奇古怪的问题。下面是我在多年调试中积累的一些常见“坑点”和排查思路。

4.1 传输根本不启动

这是最让人沮丧的情况。你可以按以下清单排查：

  1. 时钟和主使能：确认SYSCTL_RCGCDMA和DMACFG.MASTEREN已经正确使能。这是最基础的，但忙中出错时最容易忽略。
  2. 通道使能与请求掩码：检查DMAENASET和DMAREQMASKCLR寄存器，对应通道的位是否已设置/清除。通道没使能，或者请求被屏蔽了，DMA自然不会动。
  3. 控制结构体地址：确认DMACTLBASE寄存器指向的地址是否正确，并且该内存区域是可读写的（例如，不是Flash或只读区域）。同时确保该地址是1024字节对齐的。
  4. 软件请求：如果是软件触发（内存到内存），你发出软件请求（写DMASWREQ）了吗？
  5. 外设DMA请求使能：如果是外设触发，确认该外设的DMA请求输出是否已使能。例如，UART需要设置UARTDMACTL寄存器的TXEN或RXEN位。
  6. 外设触发条件：对于外设触发，触发条件满足了吗？比如UART发送，你的发送FIFO有空位吗？接收FIFO有数据吗？用调试器查看外设的状态寄存器。
  7. 控制字XFERMODE：确认通道控制字中的XFERMODE字段不是0x0（停止模式）。一个常见的错误是忘记初始化这个字段，或者初始化后内存被意外修改。

4.2 传输数据错误或地址错乱

数据传输了，但内容不对，或者写到了奇怪的内存地址。

  1. 地址结束指针计算错误：这是最高发的错误。反复核对DMASRCENDP和DMADSTENDP的计算公式：起始地址 + (传输项数 * 每项字节数) - 1。项数由XFERSIZE+1决定，每项字节数由SRCSIZE/DSTSIZE决定（8位=1，16位=2，32位=4）。
  2. 数据尺寸与地址增量不匹配：检查SRCSIZE/DSTSIZE和SRCINC/DSTINC的设置。确保增量值（字节、半字、字）所代表的字节数 >= 数据尺寸的字节数。例如，16位数据尺寸，地址增量至少要是0x1（半字，2字节），不能是0x0（字节，1字节）。
  3. 内存对齐问题：如果数据尺寸是16位或32位，确保源和目的地址是对齐的。访问非对齐地址可能引发硬件错误（总线fault）或静默的数据拆分/合并，导致结果错误。使用编译器指令（如__attribute__((aligned(4)))）来确保缓冲区地址对齐。
  4. 缓冲区溢出/下溢：传输的数据量超过了分配的缓冲区大小。仔细检查XFERSIZE和缓冲区定义。
  5. 乒乓模式缓冲区切换逻辑错误：在中断中处理完一个满缓冲区后，必须重新配置该缓冲区对应的控制结构体（至少重置dstEndPtr和XFERMODE），否则DMA下次不会使用这个缓冲区。这是一个经典的逻辑漏洞。

4.3 传输性能不佳或丢失数据

感觉DMA没有发挥出应有的速度，或者在高速数据流下会丢包。

  1. ARBSIZE设置不当：对于FIFO外设，ARBSIZE最好设置为等于或略小于外设FIFO的触发深度。例如，UART RX FIFO触发水平是8，ARBSIZE设为8（0x3）是合适的。如果设得太大（如128），DMA会试图一次搬太多数据，但外设FIFO可能装不下，导致效率不高。如果设得太小（如1），总线仲裁开销太大，效率低。
  2. 总线竞争：如果系统中有多个DMA通道或CPU频繁访问内存，可能会产生总线竞争，阻塞当前DMA通道。检查系统中其他主设备的活动。可以考虑给关键DMA通道设置更高的优先级（DMAPRIOSET）。
  3. 中断处理延迟：在乒乓模式下，如果中断服务程序处理数据太慢，在DMA写满一个缓冲区并切换到另一个后，还没来得及重新武装前一个缓冲区，DMA可能就已经用完了两个缓冲区并停止（如果XFERSIZE用完）。确保你的中断处理程序足够快，或者使用更大的缓冲区/更小的传输块。
  4. 外设FIFO配置：检查外设FIFO的触发水平是否合理。对于发送，触发水平设得太高（如1/2满）可能导致DMA请求不频繁，发送不连续。对于接收，设得太低可能导致中断或DMA请求过于频繁，增加系统开销。

4.4 调试技巧与心得

  1. 善用寄存器查看：在调试器中，实时监控以下几个关键寄存器非常有用：

    • DMAENASET：查看通道是否使能。
    • DMASTAT：查看是否有通道正在传输（CHNS字段）及当前活动的通道号（STATE字段）。
    • 对应通道的控制结构体（内存中）：查看XFERMODE字段是否为0（停止），XFERSIZE字段还剩多少项未传输。
    • 外设的相关状态和DMA控制寄存器。

  2. 从简单模式开始：在实现复杂的乒乓或分散-聚集模式前，先用基本模式（Basic）实现一个简单的、确定长度的传输（比如发10个字节）。确保基础通路是通的，再增加复杂性。

  3. 使用软件通道测试：在连接真实外设之前，可以先用软件通道（如通道30）模拟内存到内存的传输。这能帮你快速验证DMA模块初始化、控制结构体配置、启动流程是否正确，排除了外设配置的干扰。

  4. 注意缓存一致性：如果你的微控制器有数据缓存（D-Cache），并且DMA传输的目标内存区域是可缓存的，那么你必须处理缓存一致性问题。CPU可能从缓存读取旧数据，或者DMA写入的数据在缓存里而没写回内存。在DMA传输开始前，如果CPU修改了源缓冲区，需要清理（Clean）缓存对应区域；在DMA传输完成后，如果CPU要读取目的缓冲区，需要无效（Invalidate）缓存对应区域。对于Cortex-M7等带缓存的内核，这是必须考虑的。

  5. 文档版本与勘误：始终以你所使用的具体芯片型号的最新数据手册和勘误表为准。不同系列的Tiva™芯片，其μDMA的细节（如通道映射、寄存器偏移）可能有细微差别。盲目复制代码是行不通的。

配置μDMA就像在和一个精密的机械钟表打交道，每一个齿轮（寄存器位）都必须放在正确的位置。一开始可能会觉得繁琐，但一旦你理解了其内在的逻辑和工作流程，它就会成为你手中释放CPU性能、处理高速数据流的利器。耐心、细致地对照手册，从简单功能验证起，逐步构建复杂应用，是掌握它的不二法门。