首页/资讯中心/详情

深入解析高精度ADC数据格式、校验与校准技术

深入解析高精度ADC数据格式、校验与校准技术
📅 发布时间：2026/7/25 22:30:56

1. 项目概述：高精度ADC数据处理的基石

在精密测量和数据采集的世界里，模数转换器（ADC）扮演着将现实世界的连续模拟信号翻译成数字系统能理解的离散代码的“翻译官”角色。但翻译的准确性，不仅取决于“翻译官”自身的素质（ADC的固有性能），更依赖于一套确保信息在传递过程中不失真、不错误的“校对”和“校准”机制。今天，我们就来深入聊聊在TI的旗舰级高精度ADC——ADS1262和ADS1263中，是如何通过严谨的数据格式定义、强大的校验机制以及灵活的校准技术，来构建起高可靠性数据采集的坚实基石的。

如果你正在设计需要微伏级分辨率、长期稳定的测量系统，比如高精度传感器信号调理、工业过程控制仪表或精密实验室设备，那么理解这些底层机制至关重要。它们不再是数据手册里枯燥的寄存器描述，而是你调试时排查数据跳变的利器，是提升系统最终精度的关键步骤。本文将带你超越简单的“配置-读取”流程，深入解析32位/24位补码数据的含义、校验和（Checksum）与循环冗余校验（CRC）如何守护数据完整性，以及如何通过偏移与增益校准将ADC的性能压榨到极致。我们将以工程师的视角，结合手册要点和实际调试经验，把原理、操作和避坑指南一次讲透。

2. 核心细节解析与实操要点

2.1 数据格式：理解ADC输出的“语言”

拿到ADC输出的那一长串十六进制数，第一步是读懂它。ADS1262/63提供了双ADC：ADC1输出32位数据，ADC2输出24位数据。它们都采用二进制补码格式。

为什么是补码？这是数字系统中表示有符号数的标准方式，它统一了零的表示，并且使加法运算电路设计变得简单。对于ADC，它完美地对应了正负输入电压。

关键换算关系：ADC的输出代码与输入电压的关系由以下公式定义：输出代码 = (VIN * 增益 * 2^(N-1)) / VREF其中，N是ADC分辨率（ADC1为32，ADC2为24），VIN是输入电压，增益（Gain）是PGA的设置值，VREF是参考电压。

根据手册中的理想输出码表，我们可以得出几个关键点：

  1. 零输入对应中点码：当输入电压VIN为0V时，理想的输出代码是0（即0x00000000对应ADC1，0x000000对应ADC2）。这直观地体现了补码表示中，零是唯一的。
  2. 正满量程：当VIN达到正满量程+VREF / 增益时，输出代码为最大值0x7FFFFFFF(ADC1) 或0x7FFFFF(ADC2)。注意，这是理论值，实际受校准寄存器影响。
  3. 负满量程：当VIN达到负满量程-VREF / 增益时，输出代码为最小值0x80000000(ADC1) 或0x800000(ADC2)。
  4. 1个LSB对应的电压：这是ADC的理论分辨率，计算公式为VLSB = VREF / (增益 * 2^(N-1))。例如，当VREF=2.5V，增益=1时，ADC1的1 LSB = 2.5V / (1 * 2^31) ≈ 1.164 nV。这解释了其超高精度的来源。

注意：手册中的“理想输出码”排除了噪声、偏移、增益和线性度误差。实际系统中，这些误差是必然存在的，这也正是校准技术要解决的问题。

数据字节顺序（MSB First）：无论是ADC1的4字节数据还是ADC2的3字节数据，都是最高有效位（MSB）先输出。在通过SPI接口读取时，第一个字节的最高位（Bit 7）对应数据字的最高位（ADC1[31]或ADC2[23]）。这在编写驱动程序时至关重要，错误的字节顺序会导致数值解读完全错误。

32位到24位的转换：有些系统可能只处理24位数据。手册提到可以通过简单的截断或舍入将ADC1的32位数据转为24位。但请注意，这会损失8位的分辨率（相当于动态范围缩小了256倍）。更合理的做法是右移8位（相当于除以256），这相当于一种有损的量化，在精度要求不极端的情况下可以接受。

2.2 校验字节：为数据传输上“保险”

在高速或长距离通信中，数据在传输线上可能因噪声干扰而发生比特翻转。ADS1262/63内置的校验字节功能，就是为每一次转换数据附上一个“指纹”，供主控制器验证数据在传输后是否“完好如初”。

校验字节是可选的，通过INTERFACE寄存器中的CRC[1:0]位使能。它附加在转换数据字节之后，作为数据序列的最后一个字节。重要提示：该功能仅用于转换数据的读取，在读取寄存器数据时无效。

2.2.1 校验和模式（CRC[1:0] = 01h）

这是相对简单的一种模式。校验和字节是所有数据字节（ADC1为4字节，ADC2为3字节）的8位和（忽略进位）再加上一个固定偏移值0x9B。

计算与验证过程：

  1. ADC计算：ADC在内部完成数据字节求和，加上0x9B，取结果的低8位，作为校验和字节发送出来。
  2. MCU验证：MCU收到所有数据字节和校验和字节后，自己也将收到的数据字节相加，加上0x9B，取低8位。
  3. 比对：比较MCU计算的结果与从ADC收到的校验和字节。如果一致，数据可信；如果不一致，说明传输过程中极有可能发生了错误。

为什么加0x9B？手册解释是为了帮助检测DOUT/DRDY引脚是否失效并永久保持低电平。如果数据线一直为0，那么计算出的校验和也会是0x9B，这是一个非常特定的值，有助于区分“全零数据”和“引脚故障”。

示例（手册提供）： 假设ADC1输出的四个数据字节为：0x12, 0x34, 0x56, 0x78。 计算校验和：0x12 + 0x34 + 0x56 + 0x78 + 0x9B = 0x1AF。 取低8位：0xAF。 因此，ADC发出的校验字节应为0xAF。MCU侧进行相同计算验证。

校验和能力：校验和能检测所有单比特错误，但对多比特错误的检测能力有限（例如，两个比特错误恰好相互抵消，则无法检出）。

2.2.2 CRC模式（CRC[1:0] = 10h）

循环冗余校验（CRC）提供比校验和更强大的错误检测能力，尤其擅长检测突发错误。ADS1262/63采用CRC-8-ATM（也称为HEC）多项式，其二进制表示为100000111，多项式代数表示为X^8 + X^2 + X + 1。

CRC计算原理（模二除法）： CRC的本质是将数据位串视为一个巨大的二进制数，除以一个固定的多项式（生成多项式），得到的余数就是CRC值。在硬件和软件中，这通过移位和异或（XOR）操作实现。

手册提供的计算步骤解析： 这个过程描述的是“位串”层面的计算，对于软件实现，有更高效的查表法或直接计算法。我们理解其步骤：

  1. 构造被除数：将ADC数据（ADC1为32位，ADC2为24位）左移8位，低8位补零。这相当于为8位的CRC余数腾出空间。得到一个40位（ADC1）或32位（ADC2）的起始数据。
  2. 对齐与异或：将CRC多项式（100000111）的最高位（1）与当前被除数的最高位（1）对齐，然后进行异或操作。异或的结果会改变数据。
  3. 重复与结束：将异或后得到的新数据（长度变短），继续重复步骤2，直到最终结果的值小于0x100（即小于9位）。此时得到的8位结果就是CRC值。

软件实现建议： 在实际编程中，我们很少按位操作。更常见的方法是使用一个预计算的256字节CRC查表，或者用一个8位寄存器进行循环计算。以下是一个典型的C语言计算函数（针对CRC-8-ATM多项式）：

#define CRC8_POLY 0x07 // CRC-8-ATM多项式: x^8 + x^2 + x + 1 uint8_t calculate_crc8(const uint8_t *data, uint8_t len) { uint8_t crc = 0x00; for (uint8_t i = 0; i < len; i++) { crc ^= data[i]; for (uint8_t bit = 0; bit < 8; bit++) { if (crc & 0x80) { crc = (crc << 1) ^ CRC8_POLY; } else { crc <<= 1; } } } return crc; }

使用示例：对于ADC1的4字节数据，调用calculate_crc8(adc1_data_array, 4)，计算结果应与ADC返回的CRC字节比较。

实操心得：在噪声较大的环境中（如工业现场），强烈建议启用CRC模式。虽然计算稍复杂，但它能极大提高数据传输的可靠性。一旦校验失败，最简单的策略是丢弃该次数据，并重新触发一次读取。连续多次校验失败可能指示硬件连接（如SPI线缆过长、未加屏蔽）或电源质量问题。

2.3 校准技术：从“够用”到“精准”

即使是最顶级的ADC，也存在固有的偏移误差（零点不准）和增益误差（刻度不准）。校准的目的就是通过数学补偿，将这些系统误差降到最低。ADS1262/63提供了非常灵活的校准方案：既可以使用内置的自动校准命令，也可以由用户手动计算并写入校准系数。

2.3.1 校准模型与寄存器

校准在数字域进行，其模型如图所示：原始的滤波器输出值，先减去偏移校准值（OFCAL），再乘以一个由满量程校准寄存器（FSCAL）决定的增益因子。

核心公式：最终输出数据 = (滤波器输出 - OFCAL) * (FSCAL / 0x400000)对于ADC2，公式类似，归一化因子为0x4000。

偏移校准寄存器（OFCAL）：

  • 格式：24位二进制补码（ADC1）或16位二进制补码（ADC2）。这意味着它可以校正正偏移和负偏移。
  • 零值：寄存器值为0时，不进行任何偏移校正。
  • 最大值：正偏移最大可校正至+0x7FFFFF（ADC1），负偏移最大可校正至-0x800000（补码表示）。
  • 作用：直接减法。如果输入短路（VIN=0）时，ADC输出一个非零值（比如+100），那么将这个值（100）写入OFCAL寄存器，ADC就会在内部执行输出 - 100，使得最终输入为0时输出归零。

满量程校准寄存器（FSCAL）：

  • 格式：24位无符号二进制数（ADC1）或16位无符号二进制数（ADC2）。
  • 归一化点：0x400000（ADC1）和0x4000（ADC2）对应增益因子为1，即不进行增益校正。
  • 调节逻辑：
    • FSCAL > 归一化值：增益因子 < 1，用于校正“增益过大”的情况。例如，实际增益比理想值高2%（即输出码偏大），则需设置一个略小于0x400000的值来补偿。
    • FSCAL < 归一化值：增益因子 > 1，用于校正“增益不足”的情况。
  • 重要限制：校准后，输入信号幅度不能超过预校准范围的±106%，否则会导致输出削波（超过满量程码）。这意味着校准不能无限修正极大的增益误差。

3. 实操过程与核心环节实现

3.1 校准流程全解析

校准的黄金法则是：先进行偏移校准，再进行增益校准。因为增益误差会影响偏移校准的准确性。同时，必须确保在校准前，电源和参考电压已经完全稳定。

3.1.1 使用内置校准命令（推荐）

这是最方便的方法，ADC会自动计算并写入校准寄存器。

1. 偏移自校准（SFOCAL1 / SFOCAL2）

  • 目的：校正ADC内部的固有偏移（主要是PGA和调制器的偏移）。
  • 操作：
    • ADC1：将输入多路复用器寄存器（INPMUX）设置为0xFF，断开所有外部输入（内部短路PGA输入）。
    • ADC2：将输入多路复用器寄存器（ADC2MUX）设置为0xFF。
    • 发送对应的SFOCAL1（0x19）或SFOCAL2（0x1E）命令。
  • ADC内部操作：ADC内部将PGA输入端短路，然后进行16次转换并取平均，将计算出的偏移值写入OFCAL寄存器。
  • 完成后：记得将输入多路复用器重新设置到你要测量的实际通道。

2. 偏移系统校准（SYOCAL1 / SYOCAL2）

  • 目的：校正整个信号链的偏移误差，包括外部传感器、运放等引入的偏移。
  • 操作：
    • 在ADC输入端（通常是你的传感器或信号调理电路输出端）进行外部短路（即施加0V差分信号）。
    • 发送SYOCAL1（0x16）或SYOCAL2（0x1B）命令。
  • ADC内部操作：ADC对当前输入进行16次转换取平均，将结果写入OFCAL寄存器。

3. 增益系统校准（SYGCAL1 / SYGCAL2）

  • 目的：校正系统增益误差。
  • 操作：
    • 向ADC输入端施加一个已知的、稳定的、正满量程直流电压。关键点：这个电压必须略小于正满量程（例如95% FSR），绝对不能超过106% FSR，否则校准会出错。
    • 等待信号完全稳定（考虑外部电路的建立时间）。
    • 发送SYGCAL1（0x17）或SYGCAL2（0x1C）命令。
  • ADC内部操作：ADC进行16次转换取平均，然后计算出一个FSCAL值，使得这个已知的输入电压对应的输出代码正好等于理想的正满量程代码。

校准时间：校准不是瞬间完成的。手册中的表9-28和表9-29给出了校准所需时间，它取决于你设置的数据速率（SPS）和滤波器模式。例如，ADC1在10 SPS、SINC4滤波器模式下，校准需要2300毫秒（2.3秒）。在发送校准命令后，必须等待这段时间才能进行下一次操作或读取数据。对于ADC1，可以监控DRDY引脚，它会在校准完成后变低。对于ADC2，没有DRDY指示，必须软件延时等待。

避坑指南：校准时间是一个容易被忽略的细节。如果你在发送校准命令后立即尝试读取数据或发送新命令，会导致通信失败。务必根据你的配置查表并设置足够的延时。在MCU代码中，最好用一个定时器或阻塞延时来实现等待。

3.1.2 用户手动校准

这种方式给予用户最大的控制权，适用于需要将ADC输出与更高精度标准源对齐的场景。

操作步骤：

  1. 初始化寄存器：将OFCAL寄存器设为0，FSCAL寄存器设为归一化值（0x400000或0x4000）。
  2. 偏移校准：
    • 短路输入端（系统校准）或设置内部短路（自校准）。
    • 启动连续转换模式，采集大量样本（例如1000个）并计算平均值。平均是为了抑制噪声，获得更准确的偏移值。
    • 将这个平均值直接写入OFCAL寄存器。注意写入的是补码格式的原始平均值。
  3. 增益校准：
    • 施加一个精确已知的、接近正满量程的直流校准电压V_cal。
    • 计算期望的输出代码：代码_期望 = (V_cal * 增益 * 2^(N-1)) / VREF。
    • 采集大量样本，计算实际输出的平均代码值代码_实际。
    • 计算FSCAL寄存器值：FSCAL = (代码_期望 / 代码_实际) * NF，其中NF为归一化因子（ADC1: 0x400000， ADC2: 0x4000）。
    • 将计算结果（取整）写入FSCAL寄存器。

手动校准的优势：可以结合外部更精密的测量设备（如8位半数字万用表）来标定整个系统，理论上可以达到比ADC内部自动校准更高的绝对精度。

3.2 时钟模式配置与影响

ADS1262/63的时钟是系统的基础，它不仅影响转换速率，更直接关系到工频抑制（50Hz/60Hz）滤波器的性能。

三种模式：

  1. 内部振荡器：最简单，将XTAL1/CLKIN引脚接地，XTAL2悬空即可。典型频率为7.3728 MHz。精度一般（典型值±1%），温漂较大，适用于对工频抑制要求不高的场合。
  2. 外部时钟：由外部有源晶振或时钟发生器驱动XTAL1/CLKIN引脚，XTAL2悬空。时钟质量取决于外部源。
  3. 外部晶体：在XTAL1和XTAL2引脚连接一个7.3728 MHz的无源晶体和负载电容（通常5-20pF）。这是获得最佳性能的推荐方式。晶体振荡器能提供高精度、高稳定性的时钟，确保数字滤波器的陷波频率精确对准50Hz/60Hz及其谐波，从而实现优异的工频抑制。

配置要点：

  • 自动检测：ADC上电时会自动检测XTAL1/CLKIN引脚。如果有外部时钟信号，则使用外部时钟；否则使用内部振荡器。
  • 布局：如果使用外部晶体，必须将晶体和负载电容尽可能靠近ADC引脚放置，走线短而直，并将电容接地端连接到干净的模拟地。
  • 验证：可以通过读取状态字节中的EXTCLK位（位5）来确认当前使用的时钟源。0表示内部时钟，1表示外部时钟。

实操心得：在高精度测量中，工频噪声是主要干扰源之一。使用外部晶体模式是提升系统共模抑制比（CMRR）和工频抑制能力性价比最高的方法之一。不要为了省几个元件而使用内部振荡器，除非你的应用环境完全没有工频干扰。

4. 常见问题与排查技巧实录

即使理解了所有原理，在实际调试中依然会遇到各种问题。下面是我在多个项目中总结出的常见问题与解决方法。

4.1 数据读取异常或校验失败

问题现象可能原因排查步骤与解决方案
SPI读取的数据全为0或0xFF1. SPI通信相位/极性(CPHA/CPOL)设置错误。
2. 片选(CS)信号时序问题。
3. ADC未正确上电或复位。		1.确认SPI模式：ADS1262/63支持SPI模式1 (CPOL=0, CPHA=1) 和模式0 (CPOL=0, CPHA=0)。最常用的是模式1。用逻辑分析仪抓取时序，确保SCLK空闲时为低电平，数据在SCLK上升沿采样（模式1）。
2.检查CS：确保在每次命令或数据读取序列开始时，CS有一个从高到低的跳变。对于长序列，CS可以一直保持低电平。
3.执行复位：发送复位命令(0x06/0x07)，并等待足够的上电/复位时间（>9ms）。检查POWER寄存器的RESET位是否被置位。
数据值跳变巨大，或符号位异常1. 数据字节顺序解读错误（MSB/LSB混淆）。
2. 参考电压不稳定或错误。
3. 输入信号超出PGA输入范围。		1.验证数据解析：将一个已知的小电压（如0V）接入ADC，读取其输出代码。对于0V输入，32位补码输出应接近0x00000000。如果得到类似0x80000000（负满量程）的值，很可能是字节顺序反了。
2.测量参考电压：用万用表实测REF+和REF-引脚间的电压，确保其稳定且与寄存器设置值相符。
3.检查PGA设置：确认MODE2寄存器中的增益设置与输入信号幅度匹配。过大的增益会使小信号饱和。
CRC校验频繁失败1. SPI总线噪声干扰大。
2. 电源噪声大，影响ADC内部逻辑。
3. 主控MCU的SPI时钟速率过高，在长导线上产生信号完整性问
题。		1.硬件检查：缩短SPI走线，使用双绞线或屏蔽线。在SCLK、DIN、DOUT线上串联小电阻（如22-100欧姆）以阻尼反射。
2.电源去耦：确保在AVDD、DVDD、BYPASS引脚最近处放置高质量的陶瓷去耦电容（如10uF钽电容并联0.1uF陶瓷电容）。
3.降低SPI速率：尝试将SPI主时钟频率从几MHz降低到几百KHz，看是否改善。高精度ADC对数据速率不敏感，可靠性优先。
DRDY引脚无响应1. 转换未启动。
2. 数据速率设置过快，MCU来不及响应。
3. 引脚配置或读取错误。		1.发送START命令：确认已向ADC1发送START1(0x08/0x09)命令，或拉高START引脚。
2.检查数据速率：确认MODE0寄存器中的DR[2:0]位设置的数据速率是合理的。从低速（如10SPS）开始测试。
3.配置为输入：确保MCU将连接DRDY的GPIO配置为输入模式，并启用内部上拉或外部上拉电阻，因为DRDY是开漏输出。

4.2 校准相关疑难杂症

问题现象可能原因排查步骤与解决方案
校准后精度反而变差1. 校准条件不满足（如信号未稳定）。
2. 校准顺序错误（先增益后偏移）。
3. 校准过程中输入信号有噪声或波动。		1.严格遵守流程：确保校准时电源和参考电压已稳定（上电后等待至少100ms）。进行系统校准时，施加的校准电压必须极其稳定（建议使用基准电压源）。
2.遵循顺序：务必先执行偏移校准（自校准或系统校准），再执行增益校准。
3.创造安静环境：校准时，尽可能让系统处于静态。关闭不必要的数字电路，断开可能引入噪声的负载。
自校准(SFOCAL)后，测量非零电压仍有小偏移这是正常现象。自校准只消除ADC内部PGA和调制器的偏移。外部信号链（如传感器、仪表放大器）的偏移无法通过自校准消除。如果需要消除系统总偏移，应使用系统偏移校准(SYOCAL)，即在信号链末端（ADC输入端）进行短路校准。
增益校准(SYGCAL)时，写入值超出范围或系统饱和施加的校准电压过高，超过了±106% FSR的限制。重新计算并施加一个更小的校准电压，例如80%-90%的正满量程电压。计算公式：V_cal = (0.9 * VREF) / Gain。确保实际施加的电压准确。
校准命令发送后，ADC无响应或后续通信失败未等待足够的校准时间就尝试通信。强制延时：在发送校准命令后，根据你配置的数据速率和滤波器类型，查询手册表9-28/9-29，在代码中设置一个大于表中对应值的延时。对于ADC2，必须使用延时等待。

4.3 时钟与电源噪声问题

问题：测量结果存在周期性波动，频率与数据速率或工频相关。

  • 分析：这通常是电源噪声或时钟抖动引起的。内部振荡器精度差，会导致工频抑制滤波器的陷波频率偏离50Hz/60Hz，从而无法有效抑制工频干扰。
  • 解决：
    1. 优先使用外部晶体：这是解决工频抑制问题的首选方案。
    2. 优化电源：为模拟电源（AVDD）使用低噪声LDO，并加强滤波。模拟地和数字地单点连接。
    3. 检查PCB布局：确保模拟部分（ADC、参考源、传感器接口）远离数字噪声源（MCU、开关电源、高速数字线）。时钟线尽量短。

问题：在特定增益下，噪声异常增大。

  • 分析：可能是PGA输入端的等效阻抗与内部偏置电流不匹配，导致电压降产生额外的噪声和偏移。
  • 解决：
    1. 检查信号源阻抗：高增益下，要求信号源阻抗极低。如果传感器阻抗高，必须使用缓冲放大器（如仪表放大器）进行阻抗变换。
    2. 利用Chop模式：对于ADC1，启用Chop模式（MODE0寄存器CHOP[1:0]位）可以显著降低偏移和漂移，并将噪声降低约1.4倍（√2倍）。但要注意，Chop模式会降低有效数据速率。
    3. 调整滤波器与延迟：在Chop模式下，如果发现信号建立不完全，可以尝试增加MODE2寄存器中的DELAY[3:0]值，给外部电路更长的稳定时间。

调试高精度ADC系统，耐心和细致的测量是关键。务必善用万用表、示波器和逻辑分析仪。示波器观察电源纹波和参考电压噪声；逻辑分析仪验证SPI时序和命令序列；万用表验证静态电压。从最简单的配置开始（低速、低增益、内部时钟），逐步增加复杂度，每步都验证结果，这样才能快速定位问题所在。