首页/资讯中心/详情

TI CC13x2/CC26x2硬件加密加速器：架构、配置与低功耗实战

TI CC13x2/CC26x2硬件加密加速器：架构、配置与低功耗实战
📅 发布时间：2026/7/26 5:35:49

1. 项目概述与核心价值

在物联网和嵌入式设备开发中，数据安全早已不是“加分项”，而是“必选项”。无论是智能门锁的通信指令，还是工业传感器的采集数据，一旦在传输或存储过程中被窃取或篡改，后果都不堪设想。然而，在资源受限的MCU上，用软件实现复杂的加密算法（如AES-256）往往会消耗大量CPU周期和功耗，这与物联网设备对低功耗、高实时性的要求背道而驰。

这正是硬件加密加速器存在的意义。它就像给MCU配备了一个专业的“加密协处理器”，专门负责处理繁重的加解密运算，让主CPU得以“解放”出来，专注于应用逻辑。德州仪器（TI）的CC13x2和CC26x2系列无线MCU，作为低功耗蓝牙和Sub-1GHz通信的明星产品，其内部集成的AES与Hash加密处理器，正是这种硬件加速理念的典范。这个模块不仅支持AES-128/192/256加密和SHA-224/256/384/512哈希计算，还集成了DMA控制器和本地密钥存储区，实现了从密钥管理、数据搬运到加密运算的全流程硬件加速。

本文将深入拆解这个加密硬核的工作原理、寄存器配置和实战编程指南。我不会只停留在数据手册的翻译层面，而是结合我多年在低功耗无线产品开发中的踩坑经验，告诉你如何高效、安全地驱动这个模块，避开那些数据手册里语焉不详的“暗礁”。无论你是正在评估CC13x2/26x2的安全性，还是已经上手却对某些配置感到困惑，相信这篇近万字的详解都能给你带来实实在在的参考。

2. 加密处理器架构深度解析

要玩转一个硬件模块，首先要理解它的“身体构造”和“工作流程”。CC13x2/26x2的加密处理器并非一个简单的黑盒，而是一个由多个子模块精密协作的系统。

2.1 核心模块组成与数据流

整个加密处理器可以看作一个高效的数据加工流水线，其核心组成部分及数据流向如下图所示（概念图）：

+-------------------------------+ | AHB 系统总线 (主/从) | +-------------------------------+ | | +-------v-------+ +-----v------+ | AHB 从接口 | | AHB 主接口 | | (寄存器配置) | | (DMA) | +-------+-------+ +-----+------+ | | +-------v---------------v-------+ | 主控制与选择模块 | | (ALGSEL, IRQCTL, 同步逻辑) | +---------------+---------------+ | +---------------v---------------+ | DMA 控制器 (DMAC) | | 通道0 (输入) 通道1 (输出) | +---------------+---------------+ | +---------------v---------------+ | 内部TCM总线与仲裁器 | +-------+---------------+-------+ | | +-------v-------+ +-----v------+ | 密钥存储区 | | 加密引擎 | | (Key Store) | | (AES/Hash) | +---------------+ +------------+

各模块职能详解：

  1. AHB 从接口：这是CPU与加密处理器沟通的“行政窗口”。所有配置寄存器（如AESCTL,ALGSEL）都挂载在这里。CPU通过写入这些寄存器，来命令加密处理器执行何种操作（加密、解密、哈希）、使用何种模式（CBC, CTR等）。需要注意的是，此接口只支持32位单次访问，且每次传输会插入一个等待周期，因此写操作需2个时钟周期，读操作需3个时钟周期。实操心得：在编写驱动时，对寄存器的连续访问最好使用HWREG宏（TI DriverLib提供）或直接指针操作，避免因函数调用开销和等待周期叠加导致性能下降。

  2. AHB 主接口：这是加密处理器的“自动化搬运工”，由DMA控制器驱动。当需要处理大量数据时（例如加密1KB的传感器数据），DMA控制器通过此接口，直接从系统内存（SRAM）中读取明文数据，或将密文/哈希结果写回内存，全程无需CPU干预。它支持8位和32位传输，但默认配置为32位非连续单次传输。关键点：数据手册明确警告，CC13x2/26x2的内部互连不支持突发（Burst）传输。因此，DMABUSCFG寄存器的默认值（0x6000）切勿修改，否则DMA可能无法正常工作。

  3. 主控制与选择模块：这是整个加密处理器的“指挥中心”。它包含几个关键寄存器：

    • ALGSEL：算法选择寄存器。它决定了DMA数据流的终点。你是要把数据送给AES引擎加密，还是送给Hash引擎计算摘要，亦或是将密钥写入密钥存储区，都由这里的KEY_STORE、AES、Hash、TAG位组合控制。配置错误是导致操作失败的最常见原因之一。
    • 中断控制寄存器组（IRQEN,IRQSTAT,IRQCLR）：用于使能中断、查询状态和清除中断标志。加密操作完成或DMA传输完成，都会通过中断通知CPU。

  4. DMA 控制器：拥有两个独立通道（Channel 0 输入， Channel 1 输出）的“专职快递员”。它不关心数据内容，只负责在AHB主接口和内部加密模块之间高效搬运数据块。其工作粒度与加密算法的块大小对齐（AES为16字节，SHA-256为64字节）。一个重要机制：当加密引擎准备好处理下一个数据块时，会向DMA输入通道发送请求；当加密引擎产出一个结果块时，会向DMA输出通道发送请求。这种“按需取货”的握手机制，避免了数据积压或短缺。

  5. 密钥存储区：一个32字深度的安全RAM区域。密钥可以通过DMA预先写入此处，加密时由引擎内部读取，避免了密钥在系统总线上明文传输的风险，提升了安全性。这是实现“本地密钥存储”能力的关键。

  6. 加密引擎：包含AES核心和Hash（SHA-2）核心的“加工车间”。AES核心内部又包含加密数据通路、密钥调度器、S-Box等。Hash核心则负责SHA-256等算法的迭代压缩计算。

2.2 密钥管理与安全考量

硬件加速器的安全性，一半取决于算法本身，另一半则取决于密钥如何被管理和使用。CC13x2/26x2的加密处理器在这方面设计得颇为周到。

密钥加载路径：密钥可以通过两种方式提供给AES引擎：

  1. DMA直接加载：通过配置ALGSEL寄存器，将DMA通道0的目标设置为密钥存储区。这样，密钥可以从外部内存直接、批量地搬运到密钥存储RAM中。这是最常用的方式。
  2. 软件写入：CPU也可以通过AHB从接口，直接向AESKEY2_n和AESKEY3_n寄存器写入密钥。但这里有一个巨大的坑：这些寄存器实际上是“只写清零”寄存器！向它们写入任何值，其效果都是将对应的128位寄存器区域清零，而不是写入你提供的值。它们的主要用途是在特定操作（如CBC-MAC、GCM）后，由硬件写入中间值，软件可以通过写入来主动清零这些敏感中间数据，防止残留信息泄露。重要警告：永远不要尝试通过读取这些寄存器来获取密钥，这是无效且危险的。

密钥存储区的使用：密钥存储区是真正的密钥仓库。写入后，密钥仅在加密引擎内部使用。你可以通过KEYWRITEAREA和KEYREADAREA寄存器来选择操作的密钥槽。这为多密钥应用场景（例如，设备与多个服务器通信使用不同密钥）提供了便利。注意事项：加密模块没有寄存器 retention 功能。这意味着在进入睡眠或深度睡眠模式前，如果加密时钟被门控，密钥存储区的内容可能会丢失。务必在唤醒后，重新加载密钥，或确保在操作期间加密模块的时钟保持使能。

3. AES引擎工作模式与配置实战

AES引擎支持多种工作模式，每种模式适用于不同的安全需求场景。理解它们的区别是正确配置的前提。

3.1 六大工作模式详解与应用场景

模式全称核心特点典型应用场景配置关键点
ECB电子密码本相同的明文块总是产生相同的密文块。并行计算友好，但安全性最弱，因为无法隐藏数据模式。加密独立、随机的数据块（如加密一个固定的令牌）。不推荐用于加密有模式的数据流。最简单，无需初始化向量。
CBC密码块链接每个明文块先与前一个密文块异或，再进行加密。引入了链式依赖，隐藏了数据模式。需要初始化向量。文件加密、数据库字段加密、需要保密性的通信数据流。最常用的加密模式之一。必须配置且妥善管理IV。解密可以并行，但加密是串行的。
CTR计数器模式将计数器加密后与明文异或产生密文。本质上将分组密码变成了流密码。可以并行加解密。实时通信、磁盘加密、需要随机访问的数据加密。需要一个唯一的计数器（Nonce+Counter），且绝不能重复使用。
CBC-MAC密码块链接消息认证码仅使用CBC模式的加密部分，输出最后一个密文块（或截断）作为消息认证码（MAC），用于验证完整性。生成消息认证码，验证数据未被篡改。仅用于认证，不加密。操作完成后，需读取结果作为MAC。注意密钥寄存器清零要求。
CCMCTR with CBC-MACCTR（加密）和CBC-MAC（认证）的组合模式，同时提供保密性和认证。无线通信协议（如蓝牙LE、Zigbee）、需要同时加密和认证的数据包。需要分别提供附加认证数据和加密数据的长度。流程较复杂。
GCMGalois/Counter ModeCTR模式加密 + Galois域乘法认证。高效，支持并行计算，并能产生认证标签。高速网络加密（如IPSec, TLS）、存储加密。比CCM更高效。需要配置GHASH密钥（由加密密钥派生），并管理认证标签。

模式选择心法：

  • 只要保密性：选CBC或CTR。CTR更现代，支持并行，但需要确保计数器永不重复。
  • 只要完整性/认证：选CBC-MAC或HMAC（HMAC通常用Hash引擎软件实现，硬件直接支持的是CBC-MAC）。
  • 既要保密性又要完整性（现代推荐）：首选GCM，其次CCM。GCM性能通常更好。
  • 独立数据块加密：可考虑ECB，但务必确认数据块间无关联且随机。

3.2 寄存器配置步骤与代码示例

配置AES引擎进行一个完整的加密操作，需要遵循一个清晰的流程。下面以AES-128-CBC加密为例，展示通过DMA方式的典型配置步骤。

步骤1：全局与时钟使能在操作加密模块前，必须确保其时钟和硬件模块已被使能。这通过PRCM（电源与时钟管理）模块的寄存器控制。

// 使能加密模块的时钟（运行模式） PRCMPowerDomainOn(PRCM_DOMAIN_PERIPH); PRCMLoadSet(); while(!PRCMLoadGet()); PRCMPeripheralRunEnable(PRCM_PERIPH_CRYPTO); PRCMLoadSet(); while(!PRCMLoadGet()); // 使能加密模块硬件（SECDMAHWOPT.CRYPTO_EN） // 通常TI的驱动库（DriverLib）或SDK中会有封装函数，例如： AESEnable();

步骤2：配置DMA通道参数假设我们要加密一片存储在plaintextBuffer中的数据，长度为dataLength字节，结果存放到ciphertextBuffer。

#include <ti/drivers/aes/AESCC26X2.h> // 使用TI Driver API AESCC26X2_Handle handle; AESCC26X2_Params params; AESCC26X2_OperationOneStepEncrypt operation; // 1. 初始化驱动 AESCC26X2_Params_init(&params); params.returnBehavior = AES_RETURN_BEHAVIOR_POLLING; // 或使用回调 handle = AESCC26X2_open(0, &params); // 打开驱动实例 // 2. 准备操作结构体 AESCC26X2_OperationOneStepEncrypt_init(&operation); operation.key = &myAesKey; // 指向密钥的指针，密钥需提前准备 operation.input = plaintextBuffer; operation.output = ciphertextBuffer; operation.inputLength = dataLength; operation.iv = myInitializationVector; // CBC模式必须的IV // 3. 执行加密（这里以轮询为例） int_fast16_t result = AESCC26X2_oneStepEncrypt(handle, &operation); if (result != AES_STATUS_SUCCESS) { // 错误处理 }

注意：上述代码使用了TI Driver抽象层，它底层封装了所有繁琐的寄存器操作。对于追求极致性能或需要特殊配置的场景，你可能需要直接操作寄存器，但Driver在大多数情况下已足够优化且安全。

步骤3：理解底层寄存器操作（Driver背后在做什么）如果不用Driver，直接操作寄存器，流程会复杂很多，但有助于理解本质：

  1. 软件复位：向SWRESET寄存器的RESET位写1，等待操作完成。
  2. 配置算法与模式：写ALGSEL寄存器，选择AES引擎，不使能TAG（因为我们是加密，不是仅认证）。通过AESCTL寄存器选择CBC模式和加密方向。
  3. 加载密钥：配置ALGSEL临时选择KEY_STORE，通过DMA通道0将密钥从内存搬运到密钥存储区。完成后，ALGSEL改回AES模式。
  4. 设置IV：通过AHB从接口，向AESIV_0到AESIV_3寄存器写入128位初始化向量。
  5. 设置数据长度：向AESDATALEN0和AESDATALEN1寄存器写入数据总长度（字节数）。
  6. 配置DMA：设置DMA通道0的源地址（明文地址）、目标地址（内部AES引擎）、长度。设置DMA通道1的源地址（内部AES引擎）、目标地址（密文地址）、长度。
  7. 启动DMA：使能DMA通道。
  8. 等待完成：轮询IRQSTAT寄存器的RESULT_AVAIL位，或使能相应中断。
  9. 获取结果：密文已通过DMA通道1写入ciphertextBuffer。如果是CBC模式，最终的IV（可用于下一轮加密）可以从AESIV_*寄存器中读取。

避坑指南：

  • 数据对齐：虽然引擎支持非对齐数据的内部填充（补零），但为了获得最佳性能，应尽量确保输入数据的地址和长度是32位（4字节）对齐的。DMA在非对齐边界上会产生额外的字节传输，影响效率。
  • 长度寄存器：AESDATALEN0/1是64位寄存器，用于设置总数据长度。对于CBC、CTR等模式，如果数据不是16字节的整数倍，引擎会自动处理最后一个块。你不需要自己填充。
  • IV管理：对于CBC模式，每次加密操作必须使用一个不可预测的、唯一的IV。通常使用随机数生成器产生。如果重复使用相同的密钥和IV，会严重削弱安全性。CTR模式的计数器（Nonce+Counter）同样需要保证唯一性。

4. Hash引擎与HMAC操作指南

Hash引擎独立于AES引擎，专门用于计算SHA-2家族（SHA-224, SHA-256, SHA-384, SHA-512）的摘要。它的使用比AES相对简单，因为不涉及密钥和多种模式。

4.1 Hash引擎工作流程

Hash引擎的工作流程是典型的“初始化-更新-完成”三段式：

  1. 初始化：软件通过HASHMODE寄存器选择哈希算法（如SHA-256）。引擎内部初始化其状态寄存器（HASHDIGESTA至HASHDIGESTP，根据算法选择使用其中一部分）。
  2. 更新：将要计算哈希的数据，通过DMA或软件方式，写入HASHDATAIN_0至HASHDATAIN_31这一组输入缓冲区。引擎会按块（SHA-256为64字节块）处理数据。对于大数据，可以分多次“更新”。
  3. 完成：当所有数据输入完毕后，引擎进行最后的填充和压缩计算，最终得到的哈希摘要（Digest）存储在HASHDIGESTA等寄存器中，可以通过DMA或软件读取。

关键寄存器解析：

  • HASHINLENL/H：输入数据的总长度（比特数，不是字节数！）。这是Hash操作中最容易出错的地方。如果你有10字节数据，需要写入10 * 8 = 80比特。
  • HASHIOBUFCTRL/STAT：控制输入缓冲区的状态。在写入数据前，需要检查缓冲区是否就绪（STAT寄存器）。
  • HASHDIGESTA...P：输出寄存器。对于SHA-256，使用A到H共8个32位寄存器，输出256位摘要。

4.2 硬件加速HMAC的实现策略

数据手册提到Hash引擎支持“密钥哈希操作如HMAC”。这里需要明确：硬件直接支持的是基础的SHA-2运算，完整的HMAC算法需要软件配合硬件来完成一个特定的流程。

HMAC-SHA256 硬件加速实现步骤：HMAC的定义为：HMAC(K, text) = H((K ⊕ opad) || H((K ⊕ ipad) || text))其中H是哈希函数，K是密钥，opad和ipad是固定的填充值。

利用硬件加速，我们可以这样高效实现：

  1. 密钥预处理：如果密钥长度超过哈希块长（SHA-256为64字节），先用Hash引擎计算H(K)，结果作为新密钥K'。否则，直接用K。
  2. 计算内哈希： a. 准备ipad（0x36重复）与密钥K异或的结果。 b. 将此结果作为数据，通过DMA送入Hash引擎，启动一次Hash计算（作为第一段数据）。 c. 紧接着，将实际的消息（text）作为后续数据，通过“更新”操作送入同一个Hash计算流。 d. 完成计算，得到内哈希结果innerHash。
  3. 计算外哈希： a. 准备opad（0x5C重复）与密钥K异或的结果。 b. 将此结果作为数据，启动一次新的Hash计算。 c. 将上一步得到的innerHash作为后续数据，通过“更新”操作送入。 d. 完成计算，最终结果即为HMAC。

优势：整个过程最耗时的两个SHA-256计算（内哈希和外哈希）都由硬件完成，软件仅负责组织数据（异或操作、拼接），效率远高于纯软件实现。

代码思路（伪代码）：

// 假设有函数 hashBlock(data, len) 利用硬件加速计算SHA-256 void hmac_sha256_hw(const uint8_t *key, int key_len, const uint8_t *text, int text_len, uint8_t *digest) { uint8_t k_ipad[64], k_opad[64]; uint8_t inner_hash[32]; // 1. 密钥预处理 if (key_len > 64) { hashBlock(key, key_len, temp_key); // temp_key 是32字节的哈希结果 key = temp_key; key_len = 32; } // 2. 准备 ipad/opad memset(k_ipad, 0x36, 64); memset(k_opad, 0x5c, 64); for (int i = 0; i < key_len; i++) { k_ipad[i] ^= key[i]; k_opad[i] ^= key[i]; } // 3. 计算内哈希 innerHash = H((K ⊕ ipad) || text) hashStart(); // 初始化Hash引擎 hashUpdate(k_ipad, 64); // 输入 K ⊕ ipad hashUpdate(text, text_len); // 输入 text hashFinish(inner_hash); // 得到 inner_hash // 4. 计算外哈希 H((K ⊕ opad) || innerHash) hashStart(); // 重新初始化 hashUpdate(k_opad, 64); // 输入 K ⊕ opad hashUpdate(inner_hash, 32); // 输入 inner_hash hashFinish(digest); // 得到最终的HMAC }

5. DMA传输配置与性能优化

DMA是发挥硬件加速器性能的关键。配置不当，轻则性能不彰，重则操作失败。

5.1 DMA通道配置详解

加密处理器有两个DMA通道，其配置寄存器如下表所示：

寄存器名称物理地址功能描述配置要点
DMACH0CTL0x4002 4000通道0控制寄存器使能通道、设置优先级。必须先配置其他参数，最后再使能（EN位）。
DMACH0EXTADDR0x4002 4004通道0外部地址对于输入通道，这是源地址（如存放明文的系统内存地址）。
DMACH0LEN0x4002 400C通道0传输长度传输的字节数。最大65535字节。
DMACH1CTL0x4002 4020通道1控制寄存器同通道0。
DMACH1EXTADDR0x4002 4024通道1外部地址对于输出通道，这是目标地址（如存放密文的系统内存地址）。
DMACH1LEN0x4002 402C通道1传输长度同通道0。
DMABUSCFG0x4002 4078主总线运行时参数切勿修改默认值0x6000。它固定了传输类型为非连续单次传输，以适应芯片内部总线限制。
DMASTAT0x4002 4018DMA状态寄存器可查询通道是否忙碌（BUSY位）。
DMAPORTERR0x4002 407C端口错误状态寄存器如果DMA传输发生总线错误（如访问非法地址），此寄存器会记录。错误发生后，必须通过DMASWRESET寄存器进行软件复位，才能继续使用DMA。

配置流程：

  1. 确定操作类型：通过ALGSEL寄存器，明确是AES加密/解密、Hash计算还是密钥加载。这决定了DMA数据流的方向和终点。
  2. 配置通道0（输入）：
    • 写DMACH0EXTADDR= 源数据地址（如plaintextBuffer）。
    • 写DMACH0LEN= 数据长度（字节）。
    • （可选）配置DMACH0CTL中的优先级。
    • 最后，写DMACH0CTL，设置EN=1使能通道。
  3. 配置通道1（输出）：
    • 写DMACH1EXTADDR= 目标数据地址（如ciphertextBuffer）。
    • 写DMACH1LEN= 期望输出的数据长度（对于AES加密，通常等于输入长度）。
    • 最后，写DMACH1CTL，设置EN=1使能通道。
  4. 启动加密操作：通过配置AESCTL等寄存器，启动加密引擎。引擎会主动向DMA请求数据。
  5. 等待完成：轮询IRQSTAT寄存器或等待中断。RESULT_AVAIL标志置位表示整个操作（DMA传输+加密计算）完成。DMA_IN_DONE标志仅表示输入DMA完成，可用于调试AAD传输（CCM模式）。

5.2 性能优化与实测考量

理论性能：数据手册指出，对于一个128位密钥的AES块（16字节），加密需要10轮，耗时32个时钟周期。一旦流水线被填满，可以每32个周期处理一个数据块。假设系统时钟为48MHz，则理论加密吞吐量为：(48 MHz / 32 cycles/block) * 16 bytes/block = 24 MB/s。 这是一个相当可观的速率，远超软件实现。

影响实际性能的因素与优化建议：

  1. DMA与内存带宽：DMA传输本身占用AHB总线带宽。如果加密引擎处理速度很快，但DMA搬运数据慢，就会成为瓶颈。确保源数据和目标数据位于访问速度快的SRAM中，而不是低速Flash。
  2. 数据块大小：硬件以块为单位处理（AES:16字节，SHA-256:64字节）。处理大量小数据包（如每个数据包仅几个字节）时，DMA和引擎的启动/停止开销占比会变高，降低平均吞吐量。最佳实践是尽可能攒够一定量的数据再进行加密操作。
  3. 中断延迟：如果使用中断通知完成，中断服务程序的响应时间也会影响整体吞吐，尤其是在高频率、小数据量的场景。对于连续流加密，可以考虑使用轮询模式，或者在中断中仅设置标志，在主循环中处理结果。
  4. 密钥加载开销：如果每次加密都重新加载密钥，会增加额外的时间（一次DMA写密钥存储区的操作）。对于同一密钥的多次操作，应尽量复用已加载的密钥。
  5. 电源管理：在低功耗应用中，需要注意SECDMAHWOPT.CRYPTO_EN和PRCM中CRYPTO_CLK_EN位的控制。在加密操作间隙，可以关闭加密模块时钟以省电，但要注意密钥存储区的保持问题。

一个简单的性能测试思路：

// 粗略测量AES-CBC加密吞吐量 uint32_t startTime, endTime; uint32_t dataSize = 1024; // 测试1KB数据 uint8_t testData[1024], encryptedData[1024]; // 填充测试数据... startTime = Clock_getTicks(); // 获取系统tick AESCC26X2_oneStepEncrypt(handle, &operation); // 执行加密 endTime = Clock_getTicks(); uint32_t elapsedTicks = endTime - startTime; float elapsedMs = (elapsedTicks * 1000.0) / Clock_tickFrequency; float throughput = (dataSize / 1024.0) / (elapsedMs / 1000.0); // KB/s printf("加密 %d 字节耗时 %.2f ms, 吞吐量约为 %.2f KB/s\n", dataSize, elapsedMs, throughput);

通过对比不同数据大小下的吞吐量，你可以直观感受到固定开销和流水线效率的影响。

6. 低功耗管理与睡眠模式集成

对于电池供电的物联网设备，功耗至关重要。加密处理器在设计时充分考虑了这一点。

6.1 时钟门控与电源管理

加密模块的时钟由PRCM模块独立控制，可以在不同功耗模式下进行开关：

功耗模式控制寄存器位影响
运行模式PRCM: SECDMACLKGR.CRYPTO_CLK_EN关闭则加密模块无时钟，停止工作。可用于空闲时省电。
睡眠模式PRCM: SECDMASCLKG.CRYPTO_CLK_EN睡眠模式下是否保持时钟。通常关闭以省电。
深度睡眠模式PRCM: SECDMACLKGDS.CRYPTO_CLK_EN深度睡眠模式下是否保持时钟。绝大多数情况应关闭。
模块硬件使能SECDMAHWOPT.CRYPTO_EN彻底关闭加密模块的电源域？此位需查阅更详细的电源管理章节，通常由上电序列控制。

重要警告：加密模块的寄存器不具备保持功能。这意味着，一旦其时钟被门控（尤其是在深度睡眠），所有配置寄存器、密钥存储区的内容都会丢失。唤醒后，必须重新初始化整个模块：重新加载密钥、重新配置模式、IV等所有参数。

6.2 低功耗应用中的最佳实践

  1. 批处理操作：尽量避免频繁唤醒加密模块处理零星数据。将需要加密/认证的数据在内存中缓存起来，达到一定数量后，一次性唤醒模块进行处理，处理完毕立即关闭其时钟。这能最大化单次唤醒的工作效率，减少频繁启停的静态和动态功耗开销。
  2. 密钥管理策略：
    • 易失性密钥：如果密钥可以每次从Flash或外部安全元件中读取，那么可以让加密模块在深度睡眠时完全掉电。唤醒后从存储介质重新加载密钥。这增加了每次操作的启动时间，但最省电。
    • 保持密钥：如果密钥加载开销不可接受，可以考虑让设备停留在睡眠模式而非深度睡眠，并保持SECDMAHWOPT.CRYPTO_EN和睡眠模式下的时钟使能。这样密钥存储区得以保持，但功耗会比深度睡眠高。
    • 会话密钥：对于长期连接，可以在链路建立时协商一个会话密钥，仅在工作周期内保持有效并驻留密钥存储区，设备休眠时丢弃。下次唤醒重新协商。
  3. 中断与唤醒：加密操作完成可以产生中断。如果你希望在加密完成后由中断唤醒CPU进入低功耗模式，需要合理配置中断控制器和电源管理策略，确保在加密操作期间系统时钟等资源可用。

7. 常见问题排查与调试技巧

即使按照手册配置，也难免遇到问题。以下是我在实际项目中总结的一些常见“坑点”和排查方法。

7.1 典型故障现象与排查步骤

故障现象可能原因排查步骤
DMA传输启动失败，操作无反应1. 加密模块时钟未使能。
2.ALGSEL寄存器配置错误，DMA目标无效。
3. DMA通道未正确使能（EN位）。
4. 源/目标地址非法或不可访问。		1. 检查PRCM相关时钟使能位和SECDMAHWOPT.CRYPTO_EN。
2. 核对ALGSEL寄存器值是否符合表12-3的有效组合。
3. 确认DMACHxCTL的EN位已置1。
4. 检查DMACHxEXTADDR地址是否在有效RAM范围内，内存是否已成功分配。
操作完成中断未触发1. 中断未使能（IRQEN寄存器）。
2. 中断类型配置错误（IRQTYPE）。
3. 对于纯认证操作，RESULT_AVAIL只在认证结果可用时才触发。
4. 未使用DMA的操作不会触发中断。		1. 检查IRQEN中对应中断位（如RESULT_AVAIL_INT)是否置1。
2. 检查IRQTYPE是否配置为电平或边沿触发，并与MCU中断控制器匹配。
3. 确认操作类型。对于CBC-MAC，需要读取结果才会触发？需查证，通常完成即触发。
4. 若通过从接口读写数据，需用轮询方式。
加密/解密结果错误1.密钥错误：未成功加载或加载了错误的密钥。
2.IV/计数器错误：CBC/CTR模式IV设置错误或重复使用。
3.模式配置错误：AESCTL中加密/解密方向、模式选择错误。
4.数据长度错误：AESDATALEN设置不正确。
5.字节序问题：在非小端系统上未正确配置AHB_MST1_BIGEND位。		1. 确认密钥加载流程，可用已知向量测试（如AES-128 ECB标准测试向量）。
2. 检查IV寄存器写入值，确保唯一性。
3. 逐位核对AESCTL寄存器配置。
4. 确认长度单位为字节，且设置正确。
5. 检查系统字节序，确认DMABUSCFG或主接口配置。
Hash计算结果错误1.长度单位错误：HASHINLEN寄存器输入的是比特长度，常见错误是直接写入字节长度。
2.数据未填充：对于最后一块数据，硬件会自动进行填充（补位和长度信息）。软件不应自行填充。
3.多次更新时状态未保持：分多次hashUpdate时，需确保是同一个哈希上下文（硬件自动维护）。		1.重点检查：将数据字节长度乘以8后再写入HASHINLEN寄存器。
2. 信任硬件填充，只输入原始数据。
3. 使用DriverLib或确保自己的驱动在多次更新间不重置引擎。
系统进入异常或总线错误1. DMA访问了非法地址（如Flash写保护区域）。
2. 在DMA传输过程中篡改了DMA配置寄存器。
3. 中断服务程序处理不当。		1. 检查DMAPORTERR寄存器，查看是否有端口错误。有错误则必须写DMASWRESET复位DMA。
2. 确保在DMA传输启动后、完成前，不修改DMACHxEXTADDR、DMACHxLEN等寄存器。
3. 在中断服务程序中及时清除中断标志（IRQCLR）。

7.2 调试工具与技巧

  1. 寄存器查看：在调试器（如CCS）中实时查看加密处理器相关的寄存器组，特别是IRQSTAT、DMASTAT、AESCTL、ALGSEL。这是最直接的诊断方式。
  2. 使用已知答案测试：始终准备一组标准的加解密测试向量（如NIST发布的AES/KAT向量）。在初始化任何复杂功能前，先用ECB模式加密一个已知的明文和密钥，看结果是否正确。这能快速验证硬件、基础驱动和密钥加载是否正常。
  3. 分步调试：对于复杂操作（如CCM），将其分解为多个步骤。先测试仅认证（CBC-MAC）是否工作，再测试仅加密（CTR）是否工作，最后组合。使用DMA_IN_DONE中断来调试AAD数据的独立传输阶段。
  4. 内存查看：在DMA传输前后，检查源缓冲区和目标缓冲区的内存内容，确认数据被正确读取和写入。有时问题可能出在数据准备阶段，而非加密模块本身。
  5. 利用DriverLib的示例代码：TI的SimpleLink SDK提供了AESCC26X2和SHA2CC26X2的DriverLib实现以及示例工程。从这些示例出发，比从零开始操作寄存器要可靠得多。理解示例代码的流程后，再根据需求进行定制。

最后，牢记一点：加密安全无小事。硬件加速器提供了性能基础，但正确的使用方式（如密钥管理、IV生成、模式选择）同样关键。在将包含加密功能的产品推向市场前，务必进行充分的安全审计和测试。希望这篇详尽的解析，能帮助你在CC13x2/CC26x2平台上，构建出既高效又安全的嵌入式应用。