首页/资讯中心/详情

运算放大器共模抑制比(CMRR)原理、实战选型与设计避坑指南

运算放大器共模抑制比(CMRR)原理、实战选型与设计避坑指南
📅 发布时间：2026/7/29 4:44:08

1. 项目概述：为什么“共模抑制比”是运放设计的命门？

在模拟电路设计的江湖里，运算放大器（运放）无疑是当之无愧的“内功心法”。无论是做信号调理、精密测量，还是音频处理、电源管理，你几乎都绕不开它。新手入门，往往先关注增益、带宽、压摆率这些“招式”，觉得参数越高越好。但真正在实战中，尤其是面对传感器微弱信号、长线传输、或者存在复杂干扰的环境时，一个看似不起眼的参数——共模抑制比，却常常成为决定项目成败的“命门”。它不像增益那样直观，却像一位沉默的守护者，默默决定了你的电路在“嘈杂”环境中，能否准确提取出那个微弱的“真相”。

简单来说，共模抑制比衡量的是运放对“共模信号”的抑制能力。什么是共模信号？想象一下，你用一对双绞线传输一个微弱的差分信号（比如来自热电偶或应变片），此时如果附近有大功率设备启动，产生的电磁干扰会同时、同相地耦合到这两根线上。这个同时加在运放两个输入端的、大小和相位都相同的干扰信号，就是共模信号。一个理想的运放应该只放大两个输入端之间的差值（差模信号），而对共模信号完全无视。但现实中的运放并非完美，它会对共模信号产生一定的响应，这个响应被折算到输出端，就形成了误差。共模抑制比就是这个“无视”能力的量化指标，单位是分贝。一个120dB的CMRR，意味着运放对共模信号的放大能力，只有对差模信号放大能力的百万分之一。

为什么我要专门写文章来聊它？因为在十多年的电路调试生涯里，我见过太多因为CMRR考虑不周而导致的“灵异事件”：一个在实验室里工作完美的24位ADC前端，一到现场读数就跳个不停；一个精心设计的仪表放大器，输出总有一个几十毫伏的、随电源波动的直流偏移；一个音频放大电路，总能听到微弱的工频哼声。这些问题，追根溯源，十有八九都和共模抑制比的设计缺陷有关。它不是一个可以事后补救的参数，必须在选型和电路设计之初就深思熟虑。本文（上篇）将带你彻底搞懂CMRR的本质、来源、以及如何在数据手册中解读它，为后续的电路设计与实战避坑打下坚实基础。

2. 核心概念拆解：差模、共模与CMRR的数学本质

要理解CMRR，我们必须先厘清差模信号和共模信号这一对核心概念。这是分析所有差分放大电路的基础。

2.1 差模信号与共模信号的定义

假设运放的两个输入端对地的电压分别为 (V_+) 和 (V_-)。

  • 差模电压：这是运放真正想要放大的“有用信号”。它定义为两个输入端电压之差的一半，但更常见的，我们直接关心这个差值本身。 [ V_{id} = V_+ - V_- ] 在理想差分放大中，输出电压 (V_{out} = A_d \cdot V_{id})，其中 (A_d) 是差模电压增益。
  • 共模电压：这是同时施加在两个输入端的“无用信号”或干扰。它定义为两个输入端电压的平均值。 [ V_{ic} = \frac{V_+ + V_-}{2} ]

任何一个施加在运放输入端的信号，都可以唯一地分解为差模分量和共模分量的组合。反过来说，已知 (V_+) 和 (V_-)，我们可以计算出对应的差模和共模电压： [ V_+ = V_{ic} + \frac{V_{id}}{2} ] [ V_- = V_{ic} - \frac{V_{id}}{2} ]

一个生活化的类比：想象两个人在一条嘈杂的街道上对话（差模信号是他们交谈的内容）。街上驶过的汽车喇叭声（共模信号）会同时传到两人的耳朵里。一个好的“听力系统”（高CMRR运放）应该能专注于听懂对方的话，而自动过滤掉背景的喇叭声。

2.2 CMRR的数学定义与物理意义

现实中的运放，其输出不仅响应差模输入 (V_{id})，也会微弱地响应共模输入 (V_{ic})。因此，运放的实际传输特性可以表示为： [ V_{out} = A_d \cdot V_{id} + A_c \cdot V_{ic} ] 其中：

  • (A_d)：差模电压增益，通常很大（例如10^5）。
  • (A_c)：共模电压增益，理想情况下应为0，但实际上是一个很小的非零值。

共模抑制比就定义为差模增益与共模增益的比值： [ CMRR = \left| \frac{A_d}{A_c} \right| ] 通常用分贝表示： [ CMRR_{dB} = 20 \log_{10} \left( \frac{A_d}{A_c} \right) ]

CMRR的物理意义：它直接告诉你，运放抑制共模干扰的能力有多强。一个CMRR为100dB的运放，意味着一个1V的共模干扰在输出端产生的效果，只相当于一个10μV的差模信号产生的效果（因为 (A_c = A_d / 10^{5})）。

注意：这里有一个非常关键且容易混淆的点。在数据手册中，CMRR有时也通过输入端的等效误差来定义。即，一个共模电压 (V_{ic}) 会在输入端引入一个等效的差模误差电压 (V_{os, cm})，其大小为 (V_{ic} / CMRR)。这个定义在系统误差分析中更为常用和直观。例如，若CMRR = 80dB (10^4)，当 (V_{ic} = 5V) 时，等效的输入失调电压误差为 (5V / 10000 = 0.5mV)。这个误差会和运放本身的初始失调电压 (V_{os}) 叠加，共同影响输出精度。

2.3 CMRR与其它关键参数的关系

CMRR不是一个孤立的参数，它与运放的其它几个核心性能指标紧密相关，理解这些关系有助于我们全面评估一颗运放。

  1. 与电源抑制比的关系：电源抑制比衡量的是运放对电源电压变化的抑制能力。从某种意义上说，电源电压的波动可以看作是一种特殊的共模干扰（因为它同时影响运放内部的整个供电网络）。因此，PSRR和CMRR的测试电路和物理根源有相似之处，在低频时，它们的数值通常比较接近。一颗PSRR很差的运放，其CMRR往往也不会太好。
  2. 与增益带宽积的关系：CMRR并不是一个常数，它会随着频率的升高而急剧下降。这是因为运放内部晶体管的寄生电容和电路的不对称性在高频下变得更加显著。数据手册通常会给出CMRR随频率变化的曲线。对于高速或宽带应用，必须关注在你工作频带内的CMRR值，而不是仅仅看DC下的数值。
  3. 与电路对称性的关系：对于由分立运放搭建的差分放大电路（如经典的“三运放仪表放大器”），其整体CMRR不仅取决于单个运放的CMRR，更取决于外部电阻网络的匹配精度。电阻0.1%的失配，就可能将整体CMRR限制在60dB以下。因此，在需要高CMRR的场合，使用集成仪表放大器通常是更可靠的选择，因为其内部的激光修调电阻可以达到极高的匹配度。

3. CMRR的根源探秘：运放内部究竟发生了什么？

为什么实际运放无法完美抑制共模信号？这需要深入到运放的内部电路结构去寻找答案。绝大多数通用运放的核心是一个差分输入级，通常由一对精心匹配的BJT或MOS晶体管构成。

3.1 差分对的非理想性

理想差分对在共模输入时，两个晶体管的电流变化完全一致，尾电流源理想恒定，因此输出差模电流为零。但现实是骨感的：

  • 晶体管失配：即使是同一晶圆上相邻的两个晶体管，其阈值电压、跨导、尺寸等参数也存在微小的随机差异。这种失配会导致在相同的 (V_{ic}) 下，两个管子流过的电流不完全相等，从而产生一个输出差模电流。这是限制CMRR的最根本因素。
  • 尾电流源的非理想性：理想的尾电流源阻抗为无穷大。但实际上，无论是用BJT还是MOSFET实现的电流源，其输出阻抗都是有限的。当 (V_{ic}) 变化时，两个发射极（或源极）的电位会随之变化，由于尾电流源阻抗有限，尾电流 (I_{EE}) 会发生微小的变化。这个变化会同时影响两个晶体管，但由于电路不对称，这种影响无法完全抵消，从而在输出端产生共模到差模的转换。
  • 负载失配：差分对后级的负载电阻或电流镜如果存在失配，也会将共模信号转换为差模输出。

这些非理想性在运放数据手册中，最终被归结为一个关键参数：CMRR。芯片设计者通过精心的版图布局（如共质心结构、交叉耦合）和工艺控制来最大化匹配度，从而提升CMRR。

3.2 从数据手册中解读CMRR

看数据手册不能只看一个数字。以TI的经典精密运放OPA2188为例，我们来看看如何获取关于CMRR的全部信息：

  1. DC CMRR：在“Electrical Characteristics”表格中，通常会给出在特定电源电压和温度下的最小值、典型值和最大值。例如，OPA2188在±15V供电，25°C时，CMRR典型值为130dB，最小值为120dB。注意：这个最小值是保证值，是芯片在量产测试中必须达到的下限，设计时要基于这个最坏情况来考虑。
  2. CMRR vs. Frequency：一定要找到这张曲线图！它会告诉你CMRR在哪个频率点开始滚降。对于OPA2188，其CMRR在约100Hz内保持平坦，之后以大约-20dB/decade的斜率下降。这意味着在10kHz时，CMRR可能已经下降到90dB左右。如果你的信号带宽包含高频成分，这个衰减必须纳入误差预算。
  3. CMRR vs. Common-Mode Voltage：有些精密运放会提供CMRR随共模电压变化的曲线。共模电压接近电源轨时，内部晶体管可能脱离饱和区，导致CMRR急剧恶化。这对于单电源供电或输入信号范围较大的应用至关重要。
  4. CMRR vs. Temperature：CMRR也会随温度漂移。数据手册可能以 (μV/V/°C) 的形式给出，即每伏特共模电压、每摄氏度变化引起的输入失调电压漂移。例如，一个规格为0.1μV/V/°C的运放，意味着如果共模电压变化10V，温度变化50°C，将产生 (10V * 50°C * 0.1μV/V/°C = 50μV) 的额外失调漂移。

实操心得：永远不要只看“典型值”做设计。对于精度要求高的系统，必须基于“最小值”或“最坏情况”进行误差分析。同时，养成看曲线图的习惯，静态参数只是故事的一半，动态行为往往才是问题的根源。

4. CMRR的实战影响：那些年我们踩过的坑

理论是灰色的，而调试现场的“坑”总是五彩斑斓的。下面分享几个CMRR设计不当导致的真实案例，以及背后的原理。

4.1 案例一：热电偶测温系统的“地线环路”噩梦

场景：一个用于工业炉温监测的系统，采用K型热电偶，通过长达20米的屏蔽电缆接入机柜内的仪表放大器。系统在实验室用信号源测试时一切正常，但现场安装后，温度读数总是不稳定，有几十度的周期性波动。

排查过程：

  1. 首先怀疑是热电偶或接线问题，更换后无改善。
  2. 用示波器观察放大器输入端，发现一个频率为50Hz（工频）、幅度约几百毫伏的共模信号叠加在微弱的温差电势（毫伏级）上。
  3. 检查接地：发现传感器端在金属炉体上接地，而机柜端也在配电箱接地。两地之间存在电位差，这个电位差通过屏蔽层构成了地线环路，工频电流在电缆屏蔽层上流动，产生了共模干扰。
  4. 检查放大电路：为了节省成本，设计者使用了一颗CMRR典型值为70dB的通用运放搭建差分放大，且外部匹配电阻精度仅为5%。

根因分析：

  • 共模电压过大：地电位差导致输入端存在数百毫伏的工频共模电压。
  • CMRR不足：70dB的CMRR意味着 (A_c = A_d / 3162)。假设差模增益 (A_d = 100)，则共模增益 (A_c \approx 0.0316)。那么，300mV的共模干扰在输出端会产生 (300mV * 0.0316 \approx 9.5mV) 的误差电压。折算到热电偶输入端（除以增益100），相当于95μV的输入误差。对于K型热电偶（约41μV/°C），这直接导致了约2.3°C的测量误差波动。
  • 电阻失配雪上加霜：5%精度的电阻会严重劣化整体CMRR，可能使实际CMRR低于40dB，误差进一步放大。

解决方案：

  1. 切断地环路：在传感器端采用隔离器或使用隔离式仪表放大器，断开直流通路。
  2. 提升前端CMRR：更换为高CMRR（>100dB）的集成仪表放大器（如AD620, INA128），其内部匹配电阻精度极高。
  3. 优化布线：确保屏蔽层仅在机柜端单点接地，传感器端浮空。
  4. 增加滤波：在放大器输出端增加低通滤波器，滤除工频及其谐波。

4.2 案例二：单电源运放处理交流信号时的直流偏移

场景：一个由单电源（+5V）运放构成的交流耦合麦克风前置放大器，设计增益为100倍。电路仿真完美，但实际焊接后，输出信号有一个约1.2V的直流偏移，导致动态范围严重缩水。

排查过程：

  1. 直流偏移与输入信号无关，即使短路输入端，偏移依然存在。
  2. 检查电源纹波，正常。
  3. 测量运放输入端，发现同相端通过一个电阻分压网络偏置在2.5V（中点电位），反相端直流电位也是2.5V。理论上，差分输入为0，输出应为2.5V。
  4. 但实际输出是3.7V。这意味着存在一个输入端的等效误差电压。

根因分析：

  • 共模电压非零：在单电源系统中，为了给交流信号提供偏置，通常会在同相端设置一个共模电压（本例为2.5V）。
  • CMRR有限：假设所用运放的CMRR为80dB（10000倍）。那么，2.5V的共模电压会在输入端引入 (2.5V / 10000 = 0.25mV) 的等效失调误差。
  • 误差被放大：这个微小的等效误差电压，经过增益为100的放大电路，在输出端就会产生 (0.25mV * 100 = 25mV) 的直流偏移吗？不对！这里有个关键点：CMRR定义的等效误差是加在输入端的。对于反相或同相放大电路，这个误差电压会像真正的输入信号一样被放大。但更重要的是，共模电压本身也会变化。即使电源非常稳定，CMRR随共模电压变化的非线性（见3.2节）也会在固定的2.5V偏置点产生一个额外的失调。此外，PSRR的影响也会叠加进来。实际误差往往比简单计算更大。
  • 本例中1.2V的偏移远超计算值，很可能还叠加了运放本身的初始失调电压 (V_{os})（可能达到几毫伏），以及偏置电阻网络的不对称导致的额外共模误差。

解决方案：

  1. 选择高PSRR/CMRR的运放：针对单电源应用，选择专门优化了中轨共模性能的运放。
  2. 采用交流耦合与伺服电路：如果信号是纯交流的，可以在输出端进行交流耦合（串联电容）来隔直。对于要求更高的应用，可以使用一个“伺服环路”：用一个积分器检测输出直流分量，并反馈到输入端进行抵消。
  3. 精确计算误差预算：在设计阶段，就将 (V_{os})、(I_b)、CMRR、PSRR在预期共模电压下产生的总误差计算出来，看是否在可接受范围内。如果不行，要么换芯片，要么调整架构。

4.3 案例三：高速ADC驱动电路的信噪比劣化

场景：一个用于软件无线电的采样系统，采用16位、100MSPS的ADC。前端驱动运放选择了高带宽、低压摆率的型号。在测试高频输入信号时，发现系统的信噪比和有效位数比评估板指标差很多，尤其是在输入信号幅度较小时。

排查过程：

  1. 检查电源去耦、布局布线，均符合高速设计规范。
  2. 用频谱分析仪观察ADC输出频谱，发现底噪在特定频段有所抬高，并非均匀的白噪声。
  3. 怀疑是驱动运放本身的噪声过高，但查阅手册，其电压噪声密度指标很好。
  4. 进一步测试发现，当改变输入信号的共模电平（比如通过调整偏置）时，噪声频谱的形状会发生变化。

根因分析：

  • 高频CMRR衰减：在高速应用中，我们往往只关注增益带宽积和压摆率，却忽略了CMRR随频率衰减的特性。该驱动运放在DC时CMRR有90dB，但在50MHz时，其CMRR可能已经衰减到只有40dB甚至更低。
  • 电源噪声耦合：高速数字电路（如ADC本身、FPGA）会产生丰富的电源噪声，这些噪声会通过电源平面耦合到运放的电源引脚。由于PSRR在高频也会衰减，这些电源噪声会作为共模干扰进入运放。
  • 共模干扰转化为差模噪声：衰减后的CMRR无法有效抑制这些高频共模噪声，导致它们在输出端表现为差模噪声，直接叠加在有用信号上，恶化了信噪比。由于电源噪声可能有特定的频谱成分（如开关频率及其谐波），所以会在输出频谱上产生相应的“杂散”。

解决方案：

  1. 查阅高频CMRR/PSRR曲线：为高速应用选择运放时，必须将工作频带内的CMRR/PSRR作为关键筛选指标。有些运放会专门优化高频PSRR。
  2. 加强电源滤波：在运放的电源引脚使用更高效的滤波组合，如磁珠+多种容值电容（10μF钽电容 + 0.1μF陶瓷电容 + 10pF高频电容）组成的π型滤波器，尽可能滤除高频电源噪声。
  3. 考虑全差分架构：对于高速高精度系统，采用全差分运放驱动全差分ADC是更好的选择。全差分结构对共模噪声具有天然的抑制能力，并且可以将信号摆幅翻倍，提高动态范围。

5. 如何为你的电路选择CMRR合适的运放？

了解了CMRR的原理和坑点，我们最终要落实到选型上。这不仅仅是一个查表比数字的游戏，而是一个系统性的权衡。

5.1 确定系统的CMRR需求

首先，你需要知道你的电路需要多高的CMRR。这来自于你的系统误差预算。

  1. 识别共模电压源：列出所有可能引入共模电压的因素：
    • 传感器本身（如电桥输出、热电偶接地差异）。
    • 传输线引入的干扰（电磁感应、地环路）。
    • 电路本身的偏置点（单电源系统中的中轨偏置）。
    • 电源的纹波和噪声。
  2. 量化共模电压幅度：估算或测量上述共模电压的最大可能值 (V_{ic, max})。对于干扰，可能需要借助示波器或频谱分析仪进行现场评估。
  3. 计算允许的输入误差：根据系统总精度要求（例如，允许的总输入误差为 (E_{total})），为CMRR贡献的误差分配一个份额 (E_{cmrr})。通常，(E_{cmrr}) 应远小于 (E_{total})，例如只占10%-20%。
  4. 反推所需CMRR：根据公式 (E_{cmrr} = V_{ic, max} / CMRR)，可得所需 (CMRR = V_{ic, max} / E_{cmrr})。再转换为分贝值。

举例：一个应变片电桥测量系统，电桥激励为5V，由于长线传输和接地问题，预计最大共模干扰为100mV。系统要求总输入误差小于10μV。我们分配给CMRR的误差预算为2μV。 则所需 (CMRR = 100mV / 2μV = 50000)，即 (20*log10(50000) ≈ 94dB)。 这意味着，在选择运放或设计放大电路时，其最坏情况下的CMRR必须大于94dB。

5.2 数据手册关键参数检索与对比

明确了需求，就可以去筛选运放了。在Digi-Key、Mouser等网站或厂商官网，利用参数筛选器：

  1. 设置CMRR最小值：输入你计算出的最小值，例如94dB。
  2. 结合其他核心参数：
    • 增益带宽积：满足你的信号带宽需求，并留有余量。
    • 失调电压/失调电压漂移：对于直流或低频精密应用，这往往是比CMRR更关键的指标。
    • 噪声：根据信号幅度选择电压噪声和电流噪声足够低的型号。
    • 电源电压范围：是否兼容你的系统。
    • 封装与价格：最后考虑的现实因素。
  3. 深入阅读候选型号手册：
    • 确认CMRR是在你计划使用的电源电压和温度范围内给出的值。
    • 一定要看CMRR vs Frequency曲线！确认在你关心的最高频率点，CMRR仍能满足要求。
    • 查看PSRR曲线，评估其对电源噪声的抑制能力。
    • 注意“共模输入电压范围”这个参数，确保你的输入信号不会超出此范围，否则CMRR会急剧恶化甚至导致电路失效。

5.3 通用型、精密型与仪表放大器的选择

  • 通用型运放：CMRR通常在70-90dB。适用于对共模抑制要求不高的场景，如音频缓冲、有源滤波、比较器等。成本低，选择多。
  • 精密运放：CMRR通常在100dB以上，甚至达到130-140dB。同时具有低失调、低温漂、低噪声特性。代表型号如OPA2188, ADA4522, LT1678等。适用于传感器信号调理、精密测量、医疗设备前端。
  • 集成仪表放大器：这是获得超高、稳定CMRR的“终极武器”。其CMRR通常由内部激光修调的电阻网络决定，轻松达到100dB以上，且对电阻匹配不敏感。型号如AD620, INA128, INA826等。缺点是带宽通常较窄，价格较高，适用于直流或低频精密测量。

选型决策流程图（逻辑判断）：

是否需要极高的输入阻抗和共模抑制？ ├─ 是 → 考虑仪表放大器 (In-Amp) └─ 否 → 信号频率是否很高（>1MHz）？ ├─ 是 → 选择高速运放，重点核查高频CMRR/PSRR曲线 └─ 否 → 对直流精度要求是否极高（μV级失调，nA级偏置电流）？ ├─ 是 → 选择精密运放，核查DC CMRR、Vos、Ib └─ 否 → 选择通用运放即可，关注GBW和压摆率

5.4 外部电路设计对CMRR的改善与限制

即使选对了运放，糟糕的外部电路设计也会毁掉一切。以下几点至关重要：

  1. 电阻匹配是差分放大电路的灵魂：对于用运放搭建的差分放大电路，其整体CMRR ≈ (运放自身CMRR) // (由电阻失配决定的CMRR)。电阻失配决定的CMRR计算公式为 (CMRR_{res} \approx \frac{1+A_d}{4\delta})，其中 (\delta) 是电阻的相对误差。例如，增益 (A_d=100)，使用1%精度的电阻（(\delta=0.01)），则 (CMRR_{res} \approx (1+100)/(4*0.01) = 2525)，即约68dB。即使你用了CMRR 120dB的运放，整体CMRR也被限制在68dB。因此，在高要求场合，必须使用0.1%甚至0.01%精度的金属膜电阻，或使用网络电阻。
  2. 布局对称性：运放两个输入端的走线应尽可能对称、等长，减少寄生电容和电感的不平衡，这对高频CMRR尤为重要。
  3. 电源去耦：在靠近运放电源引脚处放置高质量的退耦电容（如0.1μF陶瓷电容并联10μF钽电容），为高频噪声提供低阻抗回路，是保证PSRR和CMRR在高频下不恶化的基础措施。
  4. 保护与屏蔽：对于极高阻抗或极易受干扰的电路，考虑使用驱动屏蔽技术，或为输入线增加屏蔽层并正确接地。

选择一颗CMRR合适的运放，只是设计成功的第一步。真正的挑战在于理解它如何与你的具体电路、工作环境相互作用。在下一篇（下）中，我们将深入探讨如何测量CMRR、在仿真中如何建模非理想CMRR，以及针对特定场景（如电桥测量、电流检测、音频平衡输入）的顶级实战电路设计技巧。掌握了这些，你才能称得上真正驾驭了运放的共模抑制能力。