DMA原理与实战：从STM32串口收发到ADC多通道采集的嵌入式性能优化

1. 项目概述：从“搬运工”到性能引擎

如果你在嵌入式开发，尤其是使用STM32、GD32这类MCU时，被大量数据搬运（比如ADC连续采样、串口收发、SPI读写LCD）搞得CPU喘不过气，或者苦恼于数据丢失、响应不及时，那你一定绕不开一个核心话题：DMA。DMA，全称直接存储器访问，它不是一个具体的产品，而是一种计算机体系结构中的关键技术。简单说，它就是一个独立的、高效的“数据搬运工”。在没有DMA的世界里，CPU就像一位忙碌的管家，每次外设（如ADC、UART）产生一个字节的数据，都要亲自停下手中的活，跑去把这个字节从外设寄存器“搬”到内存里。这种“频繁被打断”的模式，在高速数据流面前效率极低，CPU大量时间浪费在简单的搬运工作上，无法处理更复杂的逻辑。

DMA的出现，就是为了解放CPU。它像一个专门负责物流的部门，一旦你设置好货源（源地址）、目的地（目标地址）和货物数量（传输数据量），DMA控制器就能在后台自动完成整批数据的搬运，完全不需要CPU插手。在此期间，CPU可以继续执行主程序代码，只有当一整批数据搬运完成（或搬运出错）时，DMA才会通过中断通知CPU：“老板，货已送到，请处理。” 这种机制极大地提升了系统整体效率和实时性。从网络热词如“stm32h7 usart配置dma通道”、“adc + dma 连续采集与数据环形缓冲”、“hal库串口空闲中断加dma”就能看出，DMA是解决串口不定长接收、ADC多通道同步采集、高速SPI驱动显示屏等实际工程难题的利器。

理解DMA的原理与结构，绝非纸上谈兵。它能让你在项目中选择最合适的数据传输方案，避免因盲目使用中断导致的系统卡顿，也能让你在调试“DMA传输异常”、“数据错位”等问题时，有清晰的排查思路。无论是参加电赛需要产生精密波形（如“电赛综测 stm32 hal dac dma 三种波形”），还是工业应用中需要稳定可靠的串口通信（如“gd32 串口 dma接收不定长数据”），DMA都是你必须握在手中的核心技能。本文将从其工作原理、硬件结构入手，结合STM32等常见MCU的实例，拆解配置要点、分享实战避坑经验，让你彻底搞懂这个“性能倍增器”。

2. DMA核心原理深度拆解

2.1 核心思想：解放CPU，专事专办

DMA的核心设计哲学是“分工协作”。在一个典型的微控制器系统中，数据流动主要有三种方式：

1. CPU轮询：CPU不断读取外设状态寄存器，检查数据是否就绪。这种方式效率最低，CPU完全被阻塞。
2. 中断驱动：外设数据就绪后，触发中断，CPU暂停当前任务，跳转到中断服务程序（ISR）中进行单个或少量数据的搬运。这种方式响应及时，但当数据频率很高时（如高速ADC），频繁的中断响应与上下文切换会消耗大量CPU资源，导致系统吞吐量下降。
3. DMA传输：CPU仅需在初始化阶段对DMA控制器进行配置（设置源/目标地址、数据量、传输模式等），随后启动传输。整个数据传输过程由DMA控制器与外设直接交互完成，CPU完全自由。传输结束后，DMA以中断方式通知CPU进行后续处理（如解析一整包数据）。

为什么DMA更快？关键在于它避免了CPU对每个数据单元的“微观管理”。CPU执行指令需要经过取指、译码、执行、访存等多个时钟周期，而DMA控制器是专为数据搬运设计的硬件，其传输通常以“总线周期”为单位，能在更少的时钟周期内完成一次数据搬运。特别是在支持“突发传输”的系统中，DMA可以一次性锁定总线，连续传输多个数据单元，效率远超CPU单次操作。

2.2 数据传输的“三方协议”：总线仲裁与数据流

理解DMA，必须将其置于系统总线的背景下。MCU内部，CPU、内存（RAM/Flash）、外设（UART、ADC等）以及DMA控制器，都连接在系统总线（如AHB、APB）上。总线就像一条高速公路，同一时间只能有一个“主设备”使用它来发起数据传输。

• 无DMA时：CPU是唯一的总线主设备。所有数据流动都必须由CPU发起。
• 有DMA时：DMA控制器也成为总线主设备之一。这就引入了“总线仲裁”机制。当DMA和CPU同时需要访问总线时，仲裁器会根据预设的优先级决定谁先使用。高优先级的DMA传输甚至可以暂时“抢占”CPU的总线使用权，这对于保证实时数据流（如音频播放）的连续性至关重要。

一次典型的DMA传输流程（以内存到外设为例）：

1. 外设请求：外设（如UART发送缓冲区空）向DMA控制器发出传输请求（DMA Request）。
2. DMA响应：DMA控制器收到请求后，向总线仲裁器申请总线使用权。
3. 总线仲裁：仲裁器批准请求（可能需等待当前总线事务结束）。
4. 地址驱动：DMA控制器将源地址（内存地址）放到地址总线上。
5. 数据读取：从该内存地址读取数据到数据总线。
6. 地址切换：DMA控制器将目标地址（UART数据寄存器地址）放到地址总线上。
7. 数据写入：将数据总线上的数据写入目标外设寄存器。
8. 更新指针：DMA控制器自动递增（或递减）源地址和目标地址指针，递减剩余传输数据量计数器。
9. 循环或结束：如果未传输完，等待下一个外设请求；如果传输完成，则产生传输完成中断。

这个过程完全由硬件自动完成，CPU仅在步骤1前进行配置，在步骤9后处理中断。

2.3 关键工作模式解析

DMA控制器通常支持多种工作模式，以适应不同场景：

1. 单次模式（Single）：配置一次，只传输指定数量的数据，完成后自动停止并关闭DMA通道。需要再次配置才能启动新传输。适用于单次、确定长度的数据块传输。
2. 循环模式（Circular）：传输完指定数量的数据后，DMA控制器的地址指针和计数器自动重置为初始值，然后重新开始传输，周而复始。这是实现“环形缓冲区”的硬件基础，对于ADC连续采集、DAC波形发生等场景是必选模式。例如，设置一个大小为N的数组作为ADC的DMA目标缓冲区，并开启循环模式，ADC就会自动、不间断地将采样值填入这个数组，当填满最后一个元素后，又回头从第一个元素开始填充，实现了数据的无缝覆盖与连续存储。
3. 存储器到存储器模式：此模式下，传输的源和目标都是存储器地址（通常是内存的不同区域），不需要外设请求触发。DMA控制器作为总线主设备，主动发起连续的读/写操作来完成数据搬运。常用于内存块复制、数据初始化等操作。需要注意的是，此模式会持续占用总线，可能对CPU及其他总线主设备性能产生影响。
4. 外设到存储器/存储器到外设模式：这是最常用的模式。由外设的硬件信号（如ADC转换完成、UART接收寄存器非空）作为DMA请求，触发一次数据传输。传输可以是单次，也可以是连续请求下的多次（突发）传输。

注意：不同厂商、不同系列的DMA控制器在模式和功能上会有差异。例如，STM32的DMA1和DMA2支持的功能可能不同，STM32H7系列的DMA（或称DMA2D、MDMA等）功能更为复杂强大。务必查阅对应型号的参考手册。

3. DMA控制器硬件结构详解

要熟练配置和调试DMA，必须对其内部结构有清晰的认识。一个典型的DMA控制器包含以下核心部件：

3.1 通道（Channel）与仲裁器

DMA控制器通常有多个独立的通道（如STM32F4有2个DMA控制器，各8个流，每个流有8个通道请求）。每个通道可以独立配置，服务于一个特定的外设（如ADC1使用DMA2的通道0/流0）。通道是资源，是配置的载体。

• 多路复用与请求映射：一个物理DMA通道可能可以接收来自多个外设的请求。例如，STM32中，一个DMA流（Stream）可以映射到不同的通道（Channel）上，每个通道号对应一个特定的外设。这通过配置流控制寄存器中的CHSEL位域来实现。你需要根据数据手册中的“DMA请求映射表”来正确设置。
• 仲裁器：当多个通道同时发出传输请求时，仲裁器根据预设的优先级决定哪个通道先被服务。优先级有两种：
  • 软件优先级：在通道配置寄存器中设置，通常有低、中、高、最高四级。
  • 硬件优先级：通常通道编号越小，硬件优先级越高（或反之）。当软件优先级相同时，硬件优先级生效。

配置心得：对于实时性要求最高的数据流（如电机控制的PWM更新、高速ADC），应分配最高的软件优先级，并可能考虑使用硬件优先级更高的通道。

3.2 数据配置寄存器：传输的蓝图

这是配置DMA的核心，主要包括：

• 外设地址寄存器（PAR/M0AR）：存储外设数据寄存器的地址。例如，USART1->DR寄存器的地址。对于存储器到存储器模式，它作为源或目标地址之一。
• 存储器地址寄存器（MAR/M1AR）：存储内存区域的基地址。这个地址会在传输中根据配置递增或递减。
• 数据数量寄存器（NDTR）：要传输的数据项数量。每成功传输一次，该值减1。在循环模式下，当减到0时，会自动重载为初始值。
• 配置寄存器（CR）：最复杂的寄存器，包含：
  • 数据传输方向：外设到存储器、存储器到外设、存储器到存储器。
  • 数据宽度：外设和存储器的数据宽度（字节、半字、字）。两者可以不同，DMA控制器会自动处理数据打包/解包，但需注意对齐问题。
  • 地址递增模式：传输后，外设地址和/或存储器地址是否自动递增。对于外设寄存器地址，通常固定不变（不递增）；对于内存缓冲区地址，通常需要递增。
  • 循环模式：是否启用循环模式。
  • 优先级：该通道的软件优先级。
  • 中断使能：传输完成中断、半传输中断、传输错误中断使能。

一个关键细节：指针与对齐假设你配置存储器数据宽度为Word（32位），地址递增。DMA控制器内部会维护一个字节级的地址指针。当你指定存储器基地址为0x2000 0000，并设置递增后，第一次传输访问0x2000 0000-0x2000 0003，第二次传输就会访问0x2000 0004-0x2000 0007。你必须确保基地址是对齐的（字访问需4字节对齐）。非对齐访问在某些MCU上会导致硬件错误或性能下降。

3.3 FIFO与突发传输

高级的DMA控制器（如STM32F4/F7/H7系列中的DMA）会集成FIFO（先入先出缓冲区）。

• 作用：FIFO作为源和目标之间的缓冲。当外设数据宽度和存储器数据宽度不同时，DIFO可以暂存数据，直到凑够一次存储器访问所需的数据量，再进行写入，这优化了总线利用率。例如，从字节宽度的外设（如UART）传输数据到字宽度的内存，DMA可以接收4个字节存入FIFO，然后一次性写入内存的一个字单元。
• 突发传输（Burst）：DMA可以配置为一次请求传输多个数据项（一个突发）。这进一步减少了总线仲裁的开销。FIFO深度通常决定了支持的最大突发长度。配置突发传输需要外设和存储器端都支持，并正确设置突发大小。

避坑指南：对于简单的低速外设（如9600波特率的UART），通常不需要也不建议开启FIFO和突发传输，使用直接模式即可。错误配置FIFO阈值可能导致数据丢失或传输不完整。

4. 实战配置：以STM32 HAL库串口DMA收发为例

理论需要实践来巩固。我们以STM32CubeMX和HAL库为例，配置USART1使用DMA进行不定长数据接收，这是网络热词“hal库串口空闲中断加dma”的经典应用。

4.1 硬件连接与CubeMX配置

假设使用USART1，引脚PA9（TX）， PA10（RX）。

1. 在CubeMX中使能USART1，模式为异步（Asynchronous）。
2. 配置DMA Settings：
   • 点击“Add”添加DMA请求。
   • 对于接收（RX）：选择方向为Peripheral To Memory。外设地址不变（USART1->DR），内存地址递增。模式建议选择Circular（循环模式），以便实现环形缓冲区。数据宽度均为Byte。
   • 对于发送（TX）：方向为Memory To Peripheral。内存地址递增，外设地址不变。模式选择Normal（单次模式），因为发送通常由代码主动触发一次。
3. 使能串口全局中断（USART1 global interrupt）。这是为了使用串口空闲中断。
4. 生成代码。

4.2 代码实现与解析

生成的代码会初始化DMA和串口，但我们需要添加核心逻辑。

// 定义接收缓冲区 #define RX_BUF_SIZE 256 uint8_t rx_buffer[RX_BUF_SIZE]; // 在main初始化后，启动串口DMA接收 HAL_UART_Receive_DMA(&huart1, rx_buffer, RX_BUF_SIZE); // 使能串口空闲中断 __HAL_UART_ENABLE_IT(&huart1, UART_IT_IDLE);

关键点1：HAL_UART_Receive_DMA做了什么？这个函数配置了DMA通道：将USART1->DR设为源地址，rx_buffer设为目标地址，数据长度为RX_BUF_SIZE，并启动DMA传输。由于我们配置为循环模式，DMA会一直将接收到的数据循环填入rx_buffer。

关键点2：串口空闲中断（UART IDLE Interrupt）这是实现不定长接收的灵魂。当串口接收到一帧数据后，总线保持空闲状态超过一个字符帧的时间（即停止位后没有新的起始位），硬件就会产生空闲中断。在中断中，我们可以计算出本次接收到了多少数据。

// 在stm32fxx_it.c的USART1_IRQHandler中，或在自己的回调函数里处理 void USART1_IRQHandler(void) { if(__HAL_UART_GET_FLAG(&huart1, UART_FLAG_IDLE) != RESET) { __HAL_UART_CLEAR_IDLEFLAG(&huart1); // 清除空闲中断标志 // 处理数据 UART_IdleCallback(); } HAL_UART_IRQHandler(&huart1); } void UART_IdleCallback(void) { // 计算本次接收到的数据长度 // 当前DMA写入位置 = 缓冲区总大小 - DMA剩余未传输数据量 uint16_t remain_size = __HAL_DMA_GET_COUNTER(&hdma_usart1_rx); // 获取DMA剩余数据计数 uint16_t received_size = RX_BUF_SIZE - remain_size; // 已接收数据长度 if(received_size > 0) { // 处理 rx_buffer 中从上次处理结束到 received_size 的数据 process_data(rx_buffer, received_size); // 注意：由于是循环缓冲区，需要小心计算偏移。更稳健的做法是使用双缓冲区或记录读写指针。 } // 无需重新启动DMA，因为是循环模式，DMA会自动持续接收 }

4.3 更稳健的方案：双缓冲区与读写指针

上述简单方案在高速数据流下可能有问题：当process_data函数处理速度跟不上接收速度时，新数据会覆盖尚未处理的数据。更稳健的方案是使用软件双缓冲区或维护读写指针。

双缓冲区思路：

1. 准备两个缓冲区BufA和BufB，大小均为RX_BUF_SIZE/2。
2. DMA配置为循环模式，但目标地址设置为BufA，长度为RX_BUF_SIZE/2。
3. 在空闲中断中，不仅计算长度，还判断DMA当前写入的是哪个缓冲区（通过检查DMA当前目标内存地址CNDTR或使用半传输中断HTIE）。
4. 如果DMA正在写BufA，则处理BufB中的数据，反之亦然。实现乒乓操作。

读写指针思路：

1. DMA使用一个大的循环缓冲区。
2. 在空闲中断中，计算当前的“写指针”位置（write_idx = RX_BUF_SIZE - remain_size）。
3. 用一个静态变量last_idx记录上次处理到的位置。
4. 本次待处理的数据长度是len = (write_idx - last_idx + RX_BUF_SIZE) % RX_BUF_SIZE。
5. 从last_idx开始，处理长度为len的数据（注意缓冲区尾部环绕）。
6. 处理完成后，更新last_idx = write_idx。

这种方法能充分利用缓冲区，避免数据覆盖，是工业级应用的常见做法。

5. 常见问题排查与调试技巧

即使理解了原理和配置，在实际使用DMA时，依然会遇到各种奇怪的问题。以下是一些常见故障及其排查思路。

5.1 数据错乱、丢失或只有部分数据

5.2 DMA中断不触发

• 中断使能未打开：检查DMA配置寄存器中的传输完成中断使能位（TCIE）是否置1。同时，在NVIC（嵌套向量中断控制器）中，需要使能对应的DMA通道中断。
• 中断标志未清除：在中断服务函数中，必须清除相应的中断标志位（如TCIF），否则会持续进入中断。HAL库通常会在中断处理函数中自动清除，但如果使用标准库或LL库，需要手动清除。
• 优先级问题：DMA中断的优先级被配置得太低，且被其他高优先级中断长时间阻塞。检查NVIC优先级分组和设置。
• 传输未完成或出错：如果传输因错误（如总线错误、配置错误）而停止，可能不会触发完成中断，而是触发错误中断。检查错误中断标志位（TEIF）和相关的状态寄存器。

5.3 内存访问对齐错误（Hard Fault）

这是一个棘手的问题，现象是程序一旦启动DMA传输就进入HardFault中断。

• 根本原因：DMA尝试访问了一个其数据宽度所要求对齐的地址。例如，配置存储器数据宽度为Word（32位，4字节对齐），但提供的存储器地址是0x2000 0001（不是4的倍数）。
• 排查：
  1. 检查传递给DMA初始化函数的缓冲区地址。确保数组或内存块是自然对齐的。对于字传输，缓冲区定义如uint32_t buffer[100];通常是安全的，因为编译器会将其分配到字对齐的地址。
  2. 如果缓冲区是动态分配的（如malloc），标准库返回的地址可能不满足严格对齐要求。此时应使用对齐的内存分配函数（如aligned_alloc）。
  3. 在调试器中，查看发生HardFault时的相关寄存器（如SCB->CFSR, SCB->MMFAR, SCB->BFAR），它们会指示错误类型和访问的故障地址。

5.4 性能瓶颈与优化

即使使用了DMA，如果配置不当，仍可能无法达到预期性能。

• 总线竞争：当DMA进行大规模存储器到存储器传输时，会长时间占用系统总线，导致CPU取指、访存变慢，表现为程序其他部分卡顿。优化方法：将大块传输拆分成多个小块，或使用具有更高带宽的存储器（如DTCM RAM on STM32H7），或调整DMA优先级（降低其优先级，但可能影响DMA本身吞吐量）。
• 缓冲区大小与中断频率：对于高速连续采集（如音频），如果缓冲区设置太小，会导致传输完成中断过于频繁，CPU忙于处理中断，抵消了DMA的优势。应根据数据速率和CPU处理能力，设置一个足够大的缓冲区，让DMA可以连续搬运较长时间，减少中断频率。
• 使用双缓冲（Double Buffer）：这是解决上述问题的经典模式。DMA配置为循环模式，但使用两个缓冲区（A和B）。当DMA写满缓冲区A时，触发半传输中断（如果缓冲区总长为N，则传输N/2时触发HT中断，传输N时触发TC中断）。在HT中断中处理缓冲区B的数据，在TC中断中处理缓冲区A的数据。这样，数据处理总是比数据采集“慢半拍”，但避免了处理速度跟不上时数据被覆盖的风险，且中断频率固定，系统行为可预测。

6. 进阶应用场景与模式探讨

6.1 ADC多通道扫描与DMA

这是DMA的“杀手级”应用之一。多通道ADC扫描模式下，ADC会自动按顺序转换多个通道，并将结果依次存入数据寄存器。如果没有DMA，CPU需要频繁中断来读取每个通道的结果。使用DMA，可以一次性将整个扫描序列的结果自动搬运到指定的内存数组中。

配置关键：

• 将ADC配置为扫描模式（Scan）和连续转换模式（Continuous）。
• 在DMA配置中，设置外设地址为ADC数据寄存器地址（如ADC1->DR），且外设地址不递增（因为所有通道结果都读到同一个DR寄存器）。
• 设置存储器地址递增，目标数组的大小应等于或大于扫描序列的通道数。
• 使能DMA循环模式，ADC就会不间断地进行扫描，DMA不间断地将结果搬运到数组，CPU只需定期去数组中读取一批处理好的数据即可。网络热词“adc多通道采集dma”的核心就在于此。

6.2 SPI与DMA驱动显示设备

驱动SPI接口的LCD、OLED等显示设备，需要发送大量的命令和数据。使用CPU通过SPI发送每一字节会严重拖慢系统。使用DMA可以将整个显示缓冲区的数据自动发送出去。

特殊挑战：CS片选信号。许多SPI设备需要在整个数据传输期间保持片选（CS）为低电平。但DMA传输本身不控制GPIO。解决方法有：

1. 使用SPI的硬件NSS管理：如果MCU的SPI支持硬件NSS输出，可以配置NSS为输出，并在SPI通信开始时自动拉低，结束时自动拉高。但这通常只适用于单主设备场景。
2. 使用DMA传输完成中断+GPIO控制：在启动DMA传输前，手动拉低CS；在DMA传输完成中断服务函数中，手动拉高CS。
3. 使用定时器或从属SPI：更复杂的方案，适用于需要精确时序的控制。

6.3 DAC与DMA生成任意波形

利用DAC的DMA功能，可以无需CPU干预，连续输出预先存储在数组中的波形数据，实现高精度、高稳定性的信号发生。这在“电赛综测 stm32 hal dac dma 三种波形”这类需求中非常常见。

实现步骤：

1. 在内存中定义一个数组（如waveform[1000]），填入对应DAC输出值的数字量（如12位DAC，范围0-4095）。
2. 配置DAC为定时器触发模式，并配置一个定时器以期望的波形频率产生触发事件。
3. 配置DMA，源地址为波形数组，目标地址为DAC数据寄存器，设置为循环模式，存储器地址递增。
4. 启动定时器和DMA。此后，每次定时器触发，DMA就会自动将数组中的下一个值搬运到DAC，从而自动、循环地输出整个波形。

通过改变数组内容和定时器频率，可以轻松生成正弦波、三角波、方波甚至任意复杂波形。这种方法产生的波形，其时间精度取决于定时器的精度，远高于用CPU循环写DAC的方式。

6.4 内存到内存的加速

除了服务外设，DMA的存储器到存储器模式本身就是一个高效的内存拷贝工具。在需要初始化大块内存（如清零显存）、复制图像数据等操作时，使用DMA比用CPU循环拷贝要快得多，尤其是在CPU有缓存而数据不在缓存中的情况下。

注意事项：存储器到存储器传输会占用大量总线带宽，可能影响系统其他部分的实时性。通常可以在系统初始化阶段或低负载时段进行此类操作。一些高端MCU（如STM32H7）提供了多个DMA控制器，可以将这类后台搬运任务分配到专用DMA上，最小化对主CPU和核心外设的影响。

理解DMA的原理与结构，就像是拿到了嵌入式系统数据流管理的钥匙。从简单的串口收发，到复杂的多通道数据采集、图形显示、音频处理，DMA的身影无处不在。它通过硬件的并行化，将CPU从繁琐的搬运工作中解脱出来，使得MCU能够处理更复杂的任务，应对更高速的数据流。掌握它，不仅仅是记住几个API的调用，更是要理解其背后的总线架构、仲裁机制和工作模式，这样才能在遇到问题时快速定位，在设计系统时游刃有余。