首页/资讯中心/详情

CC26x0硬件AES加密引擎深度解析：从寄存器配置到DMA实战

CC26x0硬件AES加密引擎深度解析：从寄存器配置到DMA实战
📅 发布时间：2026/7/29 11:17:27

1. 项目概述与核心价值

在物联网和嵌入式设备开发中，数据安全不再是“锦上添花”，而是“生死攸关”的底线。无论是智能门锁的密钥传输，还是工业传感器的数据上报，一旦在传输过程中被窃取或篡改，后果都不堪设想。然而，对于资源受限的MCU来说，用软件实现复杂的AES加密算法，不仅会大量消耗宝贵的CPU周期，拉高系统功耗，更可能因为处理延时而影响实时性。这正是硬件加密引擎（Cryptographic Accelerator）存在的意义——它就像给MCU配备了一个专职的“安全保镖”，所有繁重的加解密运算都由这个专用硬件模块独立完成，主CPU只需发号施令，从而实现了安全与性能的兼得。

德州仪器（TI）的CC26x0/CC13x0系列无线微控制器，作为低功耗蓝牙和Sub-1GHz应用的明星产品，其内置的AES-128加密协处理器便是这一设计的典范。它不仅仅是一个简单的加密黑盒，更是一个集成了密钥存储、多种工作模式（ECB, CBC, CTR, CCM等）以及直接内存访问（DMA）能力的完整安全子系统。这意味着开发者可以配置一次，然后让数据在内存和加密引擎之间自动、高效地流动，CPU在此期间可以休眠或处理其他任务，极大地优化了系统能效比。

本文将从一个资深嵌入式安全开发者的视角，深入剖析CC26x0的AES模块。我不会止步于API调用，而是带你直击内核，从最底层的寄存器配置逻辑讲起，串联起DMA传输的完整数据通路，并结合实际的设备配置经验，分享如何避开那些数据手册上不会写的“坑”。无论你是正在评估芯片选型，还是已经深陷调试泥潭，相信这些从一线项目中总结出的细节与心得，都能为你提供切实的参考。

2. 硬件加密引擎架构深度解析

要驾驭一个硬件模块，首先要理解它的“五脏六腑”和工作原理。CC26x0的AES加密协处理器并非一个孤立的单元，而是深度集成在芯片安全内核中的一个复杂子系统。它的设计充分考虑了效率与灵活性。

2.1 核心功能模块拆解

整个AES模块可以看作由几个关键部分组成，它们协同工作，构成了从密钥注入到数据输出的完整流水线。

  1. AES加密/解密核心（AES Engine）：这是模块的心脏，包含加密核心、解密核心和密钥调度器（Key Scheduler）。对于128位密钥，算法固定为10轮加密。硬件实现的一个关键优势是流水线设计：当一个数据块（128位）正在执行第N轮运算时，下一个数据块可以被加载到输入缓冲区。理想情况下，一旦流水线被填满，每32个时钟周期就能完成一个数据块的处理，实现了极高的吞吐率。

  2. 密钥存储模块（Key Store）：这是安全性的基石。模块强制使用密钥存储模块中的密钥，而非通过软件临时写入。密钥存储区是一块受保护的RAM，可存储多个密钥。通过KEYWRITEAREA、KEYREADAREA等寄存器，可以指定读写哪个“钥匙槽”。这种设计将密钥与软件运行空间隔离，降低了密钥在总线或通用寄存器中被窃取的风险。

  3. DMA控制器（DMAC）与总线接口：这是性能的关键。模块内部集成一个专用的DMA控制器，拥有两个独立通道：

    • 通道0（入站）：负责将待处理的数据（或密钥）从外部内存搬运到AES引擎或密钥存储区。
    • 通道1（出站）：负责将处理后的密文/明文或认证标签（Tag）从AES引擎搬运回外部内存。 AHB主从总线接口负责与芯片内部系统总线通信。这里有个重要细节：从机接口（CPU配置用）只支持32位单次访问，且每次访问会插入一个等待周期，因此写操作需2周期，读操作需3周期。而主机接口（DMA用）则负责高效的数据搬运。

  4. 主控制模块（Master Control）：这是整个加密操作的“指挥中心”。它通过ALGSEL（算法选择）寄存器来配置DMA的数据流向（是到密钥存储还是AES引擎，是否包含标签输出），并通过IRQEN、IRQSTAT等寄存器管理中断，通知CPU操作完成或发生错误。

2.2 工作模式与数据流

模块支持多种AES工作模式，适应不同场景：

  • ECB/CBC/CTR：用于加密/解密，需要DMA同时进行输入和输出。
  • CBC-MAC：仅用于生成消息认证码（MAC），只需DMA输入数据，结果（标签）可通过从机接口或另一次DMA读出。
  • CCM：结合CTR加密和CBC-MAC认证，是物联网通信（如蓝牙低功耗）中的常用模式。它涉及附加认证数据（AAD）和加密数据的处理，流程稍复杂。

数据流的核心是DMA。以一次CBC加密为例，其硬件自动化的流程如下：

  1. CPU配置密钥存储区，将密钥写入指定位置。
  2. CPU配置主控制模块（ALGSEL选择AES）、AES引擎（AESCTL设置模式为CBC加密、写入初始向量IV）和DMA通道（源地址、目标地址、长度）。
  3. CPU启动DMA通道0和1。
  4. DMA控制器自动从源内存读取明文数据块，通过AHB总线送入AES引擎。
  5. AES引擎加密该块，并将结果存入输出缓冲区。
  6. DMA控制器自动将密文从输出缓冲区写回目标内存。
  7. 重复步骤4-6，直至所有数据完成。整个过程CPU仅在开始和结束时（通过中断）被唤醒。

注意：数据手册中特别强调，CC26x0的内部互连不支持突发（Burst）或非连续（Nonsequential）传输。因此，DMABUSCFG寄存器必须保持默认值（0x6000），切勿修改，否则会导致DMA传输失败。这是一个极易忽略但至关重要的硬件约束。

3. 关键寄存器配置详解与实操指南

寄存器是开发者与硬件对话的语言。配置错误轻则功能失效，重则导致系统锁死或数据错误。下面我们跳过那些标记为“Internal. Only to be used through TI provided API.”的工厂校准寄存器（如FREQ_OFFSET、CAP_TRIM），重点聚焦于需要开发者亲自配置的核心功能寄存器。

3.1 加密引擎控制寄存器（AESCTL - 0x4002 4550）

这是AES模块的“大脑”，决定了加密行为的基本模式。

// AESCTL 寄存器关键位域示例（基于典型值） typedef struct { uint32_t DIRECTION : 1; // 位0：0=加密，1=解密 uint32_t MODE : 3; // 位[2:1]：工作模式 (0=ECB, 1=CBC, 2=CTR, 3=CCM, 4=CBC-MAC) uint32_t KEY_SIZE : 2; // 位[4:3]：密钥长度，对于CC26x0固定为0 (128位) uint32_t CTR_WIDTH : 3; // 位[7:5]：CTR模式计数器宽度，通常为0（32位） uint32_t SAVE_IV : 1; // 位8：1=在操作结束后将当前IV/CTR值保存回IV寄存器 uint32_t ALG_SEL : 2; // 位[10:9]：算法选择，通常为0（AES） uint32_t : 21; // 保留位 } AESCTL_BITS;

配置要点与避坑指南：

  • 顺序至关重要：在启动任何DMA或通过从机接口写入数据之前，必须完成AESCTL的配置。如果在操作中途修改AESCTL，行为是未定义的，很可能导致加密结果错误或引擎挂起。
  • SAVE_IV位的妙用：在CBC或CTR模式进行流式加密（例如加密一个很长的网络数据包）时，你需要将上一组数据块的最终IV/CTR值作为下一组的初始值。如果设置SAVE_IV=1，模块在完成当前所有数据块处理后，会自动将内部的IV/CTR当前值更新回AESIV_0-AESIV_3寄存器。这样，你无需在软件中手动读取和写入，既方便又避免了多任务环境下的竞态条件。
  • CCM模式配置：当MODE设置为CCM时，你需要额外通过AESAUTHLEN寄存器指定附加认证数据（AAD）的长度。AAD数据需要通过DMA（或从机接口）在加密数据之前输入。模块内部会自动处理AAD和加密数据的区分。

3.2 数据长度寄存器（AESDATALEN0/1 - 0x4002 4554/4558）

这两个寄存器共同组成一个64位值，指定本次操作需要处理的明文/密文数据的总字节数。AESDATALEN0是低32位，AESDATALEN1是高32位。

为什么需要64位？虽然单次DMA传输长度受16位寄存器限制（最大65535字节），但AES操作（尤其是CCM模式）可能涉及超长消息。64位长度寄存器允许软件管理分块传输。例如，你需要加密一个1MB的文件，可以配置AESDATALEN为1MB，然后通过多次DMA传输来完成，硬件会自动维护内部的状态和剩余长度。

实操陷阱：

  • 对齐不是必须的，但性能有差异：数据长度不必是16字节（AES块大小）的倍数。对于CBC-MAC和CCM模式，模块会自动用零填充最后一个不完整的块。对于CTR模式，内部会进行掩码处理以支持任意长度数据。但是，如果数据是块对齐的，DMA传输效率最高。非对齐数据会导致DMA产生字节传输（而非32位字传输），降低总线利用率。
  • 先写长度，再启动DMA：务必在启动DMA传输前写入正确的数据长度。如果先启动DMA再写长度，或者DMA传输的数据量与实际长度不匹配，会导致引擎在等待不存在的输入数据时超时挂起，或产生错误的认证标签。

3.3 DMA通道控制寄存器组

这是配置自动化数据流的核心。每个通道（0和1）都有三个关键寄存器：

  1. DMACHxCTL (x=0,1) - 通道控制寄存器：

    • ENABLE位：通道使能位。必须最后设置，在配置好所有参数（外部地址、长度）后再置1。
    • DIR位：传输方向。对于通道0（入站），应设置为READ（从外部内存读）；对于通道1（出站），应设置为WRITE（向外部内存写）。
    • PRIORITY位：通道优先级。当两个通道同时请求总线时，高优先级通道优先。通常将出站通道（1）设为高优先级，可以避免加密结果输出缓冲区满而阻塞管道。

  2. DMACHxEXTADDR - 通道外部地址寄存器：存放数据在系统内存中的源地址（对于通道0）或目标地址（对于通道1）。地址必须是字节对齐的。

  3. DMACHxLEN - 通道DMA长度寄存器：指定单次DMA传输的字节数（1-65535）。重要：这个长度是单次DMA操作的粒度，它必须小于或等于AESDATALEN指定的总操作长度。对于大数据，你需要用多次DMA传输来完成，每次传输前更新DMACHxEXTADDR和DMACHxLEN。

DMA配置流程示例（以启动一次加密为例）：

// 1. 停止并重置DMA通道（确保处于已知状态） HWREG(AES_BASE + DMASTAT) = 0; // 检查状态，可选 HWREG(AES_BASE + DMASWRESET) = 1; // 软件复位DMAC // 2. 配置通道0（输入数据） HWREG(AES_BASE + DMACH0EXTADDR) = (uint32_t)plaintext_buffer; // 源地址 HWREG(AES_BASE + DMACH0LEN) = data_length; // 本次传输长度 HWREG(AES_BASE + DMACH0CTL) = 0x1; // 方向=READ，优先级=低，最后使能(ENABLE=1) // 3. 配置通道1（输出数据） HWREG(AES_BASE + DMACH1EXTADDR) = (uint32_t)ciphertext_buffer; // 目标地址 HWREG(AES_BASE + DMACH1LEN) = data_length; // 输出长度通常等于输入长度 HWREG(AES_BASE + DMACH1CTL) = 0x5; // 方向=WRITE，优先级=高，最后使能(ENABLE=1) // 注意：AESCTL, AESDATALEN, AESIV等寄存器应在DMA配置前就已设好。 // 一旦两个通道的ENABLE位被置1，DMA传输将自动开始。

3.4 中断与状态寄存器

高效的系统离不开异步通知。AES模块提供了两个中断源，通过IRQSTAT寄存器查询状态，通过IRQEN寄存器使能。

  • RESULT_AVAIL中断：这是最常用的中断。当一次完整的加密/解密操作（包括所有DMA传输和内部计算）完成时，该中断标志置位。对于认证操作（如CBC-MAC），则是在认证标签可用时置位。
  • DMA_IN_DONE中断：仅当输入DMA完成时触发。这在CCM模式下特别有用，因为CCM操作通常分为两个阶段：先通过DMA输入AAD数据（仅输入），然后再处理加密数据。你可以利用此中断来知晓AAD数据输入阶段何时结束，以便进行后续操作。

错误处理：IRQSTAT寄存器还包含关键的错误状态位：

  • DMA_BUS_ERR：AHB总线在主设备（DMA）访问时出错。
  • KEY_ST_WR_ERR/KEY_ST_RD_ERR：密钥存储模块写/读错误。一旦发生错误，DMA操作会中止，并且在该错误被清除前，相关端口的所有传输都会被阻止。清除错误的方法是向DMASWRESET寄存器写入1，进行软件复位。

重要心得：在实际项目中，务必在中断服务程序（ISR）或主循环中检查IRQSTAT的错误位。不能只检查完成位。我曾遇到一个棘手的bug，系统偶尔会“卡死”，最后发现是偶发的总线访问错误触发了DMA_BUS_ERR，但由于没有检查错误状态，程序一直在等待一个永远不会到来的完成中断。正确的做法是，在ISR中，如果检测到错误位，立即记录错误日志、复位DMA模块，并执行安全恢复流程（如重试或上报失败）。

4. 从零构建AES-DMA加密流程：实战步骤

理解了各个寄存器之后，让我们把它们串起来，完成一次完整的、基于DMA的AES-CBC加密操作。假设场景是：加密一段存储在plaintext[]数组中的数据，密钥已预先存储在密钥存储区的0号槽位。

4.1 初始化与配置阶段

这一步的目标是将模块置于一个已知的、准备好的状态。

  1. 使能时钟与模块：首先，必须通过PRCM（电源与时钟管理）模块使能AES模块的时钟。查阅芯片手册，设置SECDMACLKGR.CRYPTO_CLK_EN位（运行模式）或SECDMASCLKG.CRYPTO_CLK_EN位（睡眠模式）。同时，确保SECDMAHWOPT.CRYPTO_EN位被置1以使能模块。
  2. 软件复位：这是一个好习惯。向SWRESET寄存器的RESET位写1，等待该位被硬件自动清零，以确保所有内部状态机复位。
  3. 加载密钥：
    • 配置KEYWRITEAREA寄存器，选择要写入的密钥存储区域（例如区域0）。
    • 通过从机接口，将128位（4个32位字）的密钥依次写入AESKEY2_0到AESKEY2_3寄存器。注意：这些寄存器是只写的，写入操作会触发密钥存储模块将密钥存入指定的RAM区域。完成后，可以通过KEYWRITTENAREA寄存器验证写入状态。
  4. 配置加密引擎：
    • 向AESIV_0-AESIV_3写入16字节的初始向量（对于CBC模式）。
    • 配置AESCTL寄存器：设置DIRECTION=0（加密），MODE=1（CBC），SAVE_IV=1（如果需要链式操作），其他位按默认值。
    • 向AESDATALEN0和AESDATALEN1写入待加密数据的总字节数。
  5. 配置主控制模块：
    • 配置ALGSEL寄存器：KEY_STORE=0,AES=1,TAG=0（因为我们进行的是加密，不是纯认证）。
    • 配置IRQEN寄存器：使能RESULT_AVAIL中断，可能还需要使能错误中断位。
    • （可选）配置DMAPROTCTL，如果系统有特权模式访问控制的需求。

4.2 DMA传输启动与执行阶段

这是硬件开始自主工作的阶段。

  1. 配置DMA通道（如前文示例）：
    • 配置通道0：源地址=plaintext，长度=本次传输字节数，方向=读，使能。
    • 配置通道1：目标地址=ciphertext，长度=本次传输字节数，方向=写，使能。
    • 关键顺序：务必先配置通道0和1的所有参数，最后再同时置位两个通道的ENABLE位。如果先后使能，可能导致两个通道的启动不同步，引发内部状态错误。
  2. CPU休眠或处理其他任务：一旦DMA启动，CPU即可被置入低功耗模式（如IDLE），或者去执行其他任务。AES模块和DMA控制器将在后台独立完成所有工作。
  3. 等待中断：当加密完成时，RESULT_AVAIL中断触发。

4.3 中断处理与后处理阶段

  1. 在ISR中：
    • 读取IRQSTAT寄存器，检查RESULT_AVAIL位和所有错误位（DMA_BUS_ERR,KEY_ST_*_ERR）。
    • 如果无错误，清除中断标志（向IRQCLR寄存器的对应位写1）。
    • 如果发生错误，必须记录错误类型，并执行DMASWRESET进行复位，然后根据应用逻辑决定重试或报错。
  2. 后处理：
    • 加密后的数据现在已存放在ciphertext目标缓冲区中。
    • 如果AESCTL.SAVE_IV被设置，且后续还有数据需要链式加密，那么当前的IV值已经自动更新到了AESIV寄存器中，可以直接用于下一轮操作，无需软件干预。
    • 如果需要开始下一次独立的加密操作，建议重复4.1中的步骤2（软件复位）以清除所有内部状态，确保一个干净的起点。

5. 高级话题：CCM模式与功耗管理

5.1 CCM模式操作详解

CCM（Counter with CBC-MAC）是物联网协议中广泛使用的认证加密模式。在CC26x0上实现CCM，需要理解其两步流程：

  1. 处理附加认证数据（AAD）：
    • 配置AESCTL.MODE=3（CCM），并写入AESAUTHLEN寄存器（AAD长度）。
    • 配置ALGSEL寄存器，选择AES模块。
    • 仅使能DMA通道0，将AAD数据从内存传输到AES模块。此时AES引擎执行的是CBC-MAC计算，不产生密文输出。
    • 可以等待DMA_IN_DONE中断来确认AAD输入完成。
  2. 处理加密数据：
    • AAD输入完成后，无需复位模块。直接配置AESDATALEN为加密数据的长度。
    • 同时使能DMA通道0（输入明文）和通道1（输出密文）。AES引擎会先完成对AAD的MAC计算，然后自动切换到CTR模式对数据进行加密。
    • 操作完成后，RESULT_AVAIL中断触发。认证标签（Tag）可以通过读取AESTAGOUT_0-AESTAGOUT_3寄存器获得，也可以通过配置ALGSEL.TAG=1，用一次单独的DMA操作（通道1）将其读出。

5.2 低功耗设计考量

CC26x0的AES模块在设计上充分考虑了低功耗场景。

  • 时钟门控：当AES模块空闲时，可以通过清除SECDMACLKGR.CRYPTO_CLK_EN位来关闭其时钟，从而消除动态功耗。在睡眠和深度睡眠模式下，也有相应的时钟门控位。
  • DMA与CPU休眠：这是最大的省电优势。如前所述，利用DMA进行数据搬运，允许CPU在加密过程中进入睡眠模式。你需要合理配置中断，让RESULT_AVAIL中断能将CPU唤醒。
  • 电源域：AES模块通常位于一个常开（Always-On）或可唤醒的电源域中。确保在尝试访问其寄存器前，该电源域已上电且稳定。

一个常见的功耗陷阱：在启动一次DMA加密操作后，CPU立即进入深度睡眠。但如果中断配置不当（例如，未正确使能AES模块的中断输出到NVIC），或者总线访问在DMA完成前被阻塞，可能导致CPU永远无法被唤醒。因此，在进入低功耗模式前，务必双重检查：

  1. AES模块的中断是否已在IRQEN寄存器中使能？
  2. 该中断是否已在NVIC中使能？
  3. DMA的源/目标地址所在的内存区域，在睡眠模式下是否仍可被DMA控制器访问？（例如，某些SRAM可能在深度睡眠下会掉电）。

6. 调试技巧与常见问题排查实录

即使按照手册一步步配置，在实际硬件调试中依然会遇到各种问题。下面是我在多个项目中总结出的“踩坑”记录和排查思路。

6.1 问题速查表

现象可能原因排查步骤与解决方案
DMA启动后，系统卡死或无反应1. 总线访问错误 (DMA_BUS_ERR)。
2. 密钥加载失败 (KEY_ST_RD_ERR)。
3. 地址或长度配置错误，导致DMA访问非法内存区域。		1. 检查IRQSTAT寄存器，确认是否有错误标志。
2. 检查DMAPORTERR寄存器，查看具体端口错误。
3. 执行DMASWRESET复位DMA控制器。
4. 使用调试器确认DMA的源/目标地址是否有效（非NULL，在可访问内存范围内）。
5. 验证密钥存储区操作是否成功（检查KEYWRITTENAREA）。
加密/解密结果不正确1.AESCTL寄存器模式（加密/解密、CBC/ECB等）配置错误。
2. 初始向量（IV）未设置或设置错误。
3. 数据长度 (AESDATALEN) 与实际DMA传输长度不匹配。
4. 字节序（Endianness）问题。数据在内存中的存储顺序与模块预期不符。		1. 逐位核对AESCTL配置，特别是DIRECTION和MODE。
2. 确认IV已正确写入AESIV寄存器（共16字节）。
3. 确保AESDATALEN的值等于你希望AES引擎处理的总字节数，并且与DMA传输的总量一致。
4. CC26x0是小端（Little-Endian）系统，AES模块内部也按小端处理。如果数据来自网络（通常是大端），需在输入前进行字节序转换。
只有部分数据被处理，中断提前触发DMA传输长度 (DMACHxLEN) 配置错误，小于总数据长度 (AESDATALEN)。AES引擎以AESDATALEN为总工作量。DMA传输只是喂数据的方式。如果DMA传输了L字节后停止，但AESDATALEN设为M（M > L），引擎会在处理完L字节后，等待剩余的M-L字节数据，最终超时或状态错误。确保两者匹配，或使用多次DMA传输来满足总长度。
CCM模式认证失败1.AESAUTHLEN未设置或设置错误。
2. AAD数据输入流程错误（例如，未使用DMA_IN_DONE中断或轮询确认AAD阶段完成就开始了加密阶段）。
3. 在AAD和加密数据阶段之间，错误地复位了AES模块。		1. 确认AESAUTHLEN寄存器已正确写入AAD的字节长度。
2. 严格按照两步流程操作：先只启动输入DMA传输AAD，等待其完成；再配置数据长度并启动完整的输入输出DMA。
3. 在CCM的整个操作序列中（从设置模式开始，到获取最终标签），不要进行软件复位或重新配置AESCTL的模式字段。
无法进入低功耗模式，或唤醒后模块不工作1. AES模块时钟在睡眠模式下被关闭。
2. DMA访问的内存区域在睡眠模式下不可访问。
3. 中断未正确连接到NVIC。		1. 检查睡眠模式下的时钟配置 (SECDMASCLKG.CRYPTO_CLK_EN)。
2. 确保DMA缓冲区位于睡眠模式下保持供电的内存中（如CC26x0的SRAM）。
3. 在PRCM和NVIC中确认AES中断已正确映射和使能。

6.2 核心调试心得

  1. 寄存器配置的“原子性”：在配置多个相关寄存器时（如同时设置AESCTL、AESIV、AESDATALEN），尽量确保它们在一个短时间内连续写入，中间不要被其他中断或任务打断。虽然硬件通常能容忍，但在高可靠性应用中，可以考虑暂时关闭全局中断或使用硬件锁机制。
  2. 善用只读状态寄存器：DMASTAT可以告诉你每个DMA通道是空闲、活动还是完成。IRQSTAT更是包含了完成和错误的所有信息。在调试初期，不要依赖中断，而是采用轮询的方式读取这些寄存器，可以更清晰地看到状态变化流程。
  3. 从简单模式开始：如果你的项目使用CCM，但调试不通，强烈建议先回归ECB模式。ECB模式无需IV，流程最简单。用ECB模式加密一个已知的明文和密钥，对比输出是否与标准AES计算结果一致。这可以最快地排除掉密钥加载、数据通路、基本配置等底层问题。
  4. 关注数据对齐与填充：虽然硬件支持非对齐数据的自动填充，但作为开发者，你心里必须清楚填充的存在。例如，在CBC-MAC中，如果最后一块数据不是16字节，硬件会自动补零。这意味着“abc”和“abc\0\0...\0”（补零到16字节）计算出的MAC是不同的。在与其他系统（如服务器端软件）交互时，双方必须对填充规则有完全一致的约定。
  5. 功耗测量的干扰：当你使用电流探头测量系统功耗，并试图观察AES操作期间的功耗峰值时，要注意DMA活动带来的影响。一次AES-128加密仅消耗约32个时钟周期的核心计算功耗，但DMA搬运数据可能会产生更显著、更长时间的总线活动功耗。在分析功耗数据时，需要将两者区分开来。

通过深入理解寄存器每一位的含义，掌握DMA与加密引擎的握手时序，并牢记这些从实践中得来的注意事项，你就能充分发挥CC26x0硬件加密引擎的威力，为你的嵌入式产品构建起既高效又坚固的数据安全防线。