1. 项目概述一种创新的毫米波收发前端架构在5G及未来无线通信向毫米波频段演进的过程中收发前端的设计始终是系统性能的瓶颈。传统方案中独立的单刀双掷开关是连接天线与功放、低噪放的“交通枢纽”但这个“枢纽”本身却带来了不小的麻烦在发射路径上它引入的插入损耗直接“吃掉”了宝贵的输出功率其固有的非线性会恶化信号质量而有限的功率处理能力更是限制了高功率应用。在接收路径上开关的损耗又会直接抬高系统的噪声系数影响接收灵敏度。对于需要成百上千个单元的大规模MIMO阵列来说这些损耗和性能折衷会被放大成为系统功耗和成本难以承受之重。因此业界一直在探索“无开关”或“少开关”的收发前端架构。最近读到一篇发表于JSSC 2026年的工作提出了一种颇具巧思的解决方案利用Doherty功率放大器本身的结构在接收模式下将其晶体管作为嵌入式开关使用。这个想法初看有些大胆——功放和开关一个负责大功率放大一个负责信号路由功能看似迥异。但细想之下其核心都是对晶体管工作状态的精确控制。这篇论文正是将这一概念在24-28 GHz频段、基于120nm GaN-on-SiC工艺上成功实现并获得了优异的性能。作为一名射频工程师我对这种将经典电路原理进行创造性复用、从而简化系统架构的设计思路非常感兴趣。它不仅仅是电路技巧的堆砌更是对系统级痛点的深刻理解和巧妙回应。接下来我将结合自己的工程经验深入拆解这个设计的核心思想、实现细节以及其中蕴含的工程权衡。2. 核心思路拆解为何要用DPA做开关要理解这个设计的精妙之处我们得先回到问题的原点并看看Doherty功放能提供什么。2.1 传统架构的痛点与设计目标在一个典型的TDD毫米波收发前端中核心任务是在发射和接收模式间快速、低损耗地切换信号路径。传统架构如图1(a)所示PA和LNA通过一个SPDT开关连接至天线。这个开关无论是基于CMOS、GaAs还是GaN工艺都不可避免地会带来几个问题插入损耗开关的导通电阻会在发射路径上消耗功率降低整体效率在接收路径上则会直接增加噪声系数。非线性开关在导通状态下并非理想线性电阻在大信号驱动下会产生谐波和互调失真影响发射信号的线性度。功率处理能力开关需要承受PA输出的高功率这要求其晶体管尺寸足够大但大尺寸又会增加寄生电容恶化高频性能特别是隔离度形成设计矛盾。面积与复杂度独立的开关需要额外的匹配网络和控制电路增加了芯片面积和设计复杂度。设计目标很明确在单芯片上实现一个高性能收发前端同时规避或显著缓解上述开关引入的问题。2.2 Doherty功放作为“开关”的可行性分析Doherty功放的核心思想是利用载波放大器和峰值放大器的协同工作通过负载调制在输出功率回退时仍保持较高的效率。其典型结构包含一个λ/4阻抗变换线。关键点来了在接收模式下当两个放大器晶体管都关闭栅极和漏极偏置为零时它们本质上就是两个并联到地的场效应管。从射频开关的角度看一个理想的并联开关在“关断”状态应呈现高阻抗开路在“导通”状态应呈现低阻抗短路。在这个设计中作者巧妙地利用了DPA的现有结构在接收模式将载波和峰值晶体管偏置在截止区Vgs0V Vds0V。此时晶体管的输出电容Cds与外部并联的谐振电感Lres2在目标频段形成并联谐振从而在晶体管端口呈现一个高阻抗。这个高阻抗与λ/4线的特性阻抗共同作用使得从天线端口看向Tx路径的阻抗很大相当于Tx路径被“关断”。同时Rx路径的并联开关SW3导通将信号引导至LNA。在发射模式DPA正常偏置和工作。此时Rx路径的并联开关SW3导通但其呈现的低阻抗经过一个λ/4线变换到天线端口理论上会成为一个高阻抗对于奇模激励从而对DPA的负载调制网络影响最小。这里的核心创新在于“复用”。DPA结构中的λ/4阻抗变换线和输出匹配网络在接收模式下其功能从“实现负载调制”转变为“构建高隔离度的关断状态”。载波和峰值晶体管从“功率放大单元”转变为“开关单元”。这种功能复用直接消除了发射路径上的独立开关从根源上避免了其带来的插入损耗、非线性和功率瓶颈。2.3 架构优势与潜在挑战这种架构带来的直接优势是显而易见的消除Tx路径开关损耗PA输出直接通过匹配网络连接天线理论上实现了零开关插入损耗有利于提升输出功率和效率。提升功率处理能力DPA的功率晶体管本身就是为了处理高功率而设计的其作为“开关”时功率处理能力自然远超传统开关。简化芯片布局节省了独立开关及其匹配网络的面积有利于实现更紧凑的单芯片集成。当然这种设计也引入了新的挑战和权衡模式间性能耦合DPA的设计参数如晶体管尺寸、λ/4线阻抗、相位斜率α不仅影响发射效率也直接决定了接收模式下的插入损耗和隔离度。设计时必须进行联合优化。偏置与控制复杂度需要在发射和接收模式间快速、精确地切换多个晶体管的偏置电压栅压和漏压对偏置网络和控制时序提出了要求。带宽限制DPA的负载调制网络和作为开关的谐振网络都需要在目标频带内工作这可能对整体带宽构成限制。论文通过严谨的理论分析和仿真详细探讨了这些权衡特别是相位斜率α对Tx效率和Rx隔离度的双重影响为工程设计提供了宝贵的指导。3. 关键设计细节与晶体管选型考量将一个理论构想转化为可实现的芯片需要解决一系列具体的电路设计问题。这其中晶体管的尺寸选择是决定所有性能的基石。3.1 载波/峰值晶体管尺寸的联合优化在传统的DPA设计中晶体管尺寸主要由所需的饱和输出功率和回退范围决定。但在这个“二合一”架构中接收模式下的隔离度成为了一个同等重要的约束条件。设计心得在毫米波频段晶体管的寄生参数尤其是Cds影响巨大。尺寸越大输出功率能力越强但Cds也越大。在接收模式下这个Cds需要被电感谐振掉以呈现高阻抗。Cds越大所需的谐振电感值越小但电感的Q值和可实现性会变差可能影响谐振效果和带宽。论文中的图4清晰地展示了这一权衡关系随着晶体管总栅宽增加饱和输出功率提高同时Rx隔离度也改善。这是因为更大的晶体管在关断时其Cds与固定电感谐振形成的谐振电路Q值可能更高带外抑制更好这里需要结合等效电路理解。实际上隔离度S12或S21取决于从天线端口看进去的Tx路径阻抗。这个阻抗是λ/4线变换后的结果。晶体管尺寸越大其关断阻抗主要由Cds决定的模值可能越小容抗1/ωCds但经过λ/4线变换后在天线端口呈现的阻抗会变大Zin Z0² / ZL ZL小则Zin大从而改善隔离度。作者最终为载波和峰值放大器选择了2×6×50 µm总栅宽600 µm的晶体管对。这个选择是在仿真中平衡了约35 dBm的饱和输出功率、6-dB回退效率以及足够的Rx隔离度后做出的。这是一个典型的折衷过程没有唯一最优解只有针对特定指标权重的最优解。3.2 Rx路径并联开关SW3的尺寸选择SW3是Rx路径的“门卫”它的尺寸直接影响两个关键指标Tx模式下的隔离度当DPA工作时SW3是导通的。它的导通电阻Ron经过λ/4线变换后会加载在DPA的合成点上影响DPA在回退区的负载调制进而影响效率。Rx模式下的插入损耗当接收信号时SW3是关断的。它的关断电容Coff需要被谐振电感Lres3谐振掉。Coff越大谐振网络带宽越窄插入损耗可能增加。论文中的图5通过仿真完美诠释了这一矛盾。增大SW3的栅宽其Ron减小Tx隔离度改善DPA在6-dB回退的效率得以提升。但同时其Coff增大导致Rx插入损耗增加。经过权衡作者选择了300 µm的晶体管作为SW3。这个选择告诉我们在系统设计中一个器件的参数往往会在意想不到的地方影响整体性能必须进行系统级仿真来评估。3.3 相位斜率α连接Tx与Rx性能的桥梁这是本设计中最精妙、也最体现设计功底的部分。DPA中的λ/4阻抗变换器并非理想的90度相移其相位响应随频率变化这个变化率用相位斜率α来描述。论文中的公式(5)给出了其相位表达式θT -π/2 - απ(1 - f/f0)。这个α值成为了调节Tx带宽和Rx隔离度的“旋钮”对Tx效率的影响图6较小的α值可以使DPA在更宽的频带内维持较高的回退效率即扩展了高效工作的带宽。对Rx隔离度的影响图11, 12然而较小的α值会恶化接收模式下天线端口到载波/峰值晶体管端口的隔离度。这是因为α影响了λ/4线对晶体管关断阻抗的变换特性。工程上的权衡作者最终选择了α1.5。这个值在24-28 GHz的目标频带内在Tx效率带宽和Rx隔离度之间取得了良好的平衡。如果目标带宽更宽这个矛盾会更加突出可能需要更复杂的宽带匹配网络或不同的架构。这再次印证了射频设计中没有“免费午餐”任何性能的提升往往以牺牲其他指标为代价设计师的任务就是根据系统需求找到最佳平衡点。4. 电路实现与版图设计要点理论分析之后便是具体的电路实现。论文基于WIN Semiconductors的120nm GaN-on-SiC工艺该工艺ft为34 GHz功率密度约4.6 W/mm 29 GHz非常适合毫米波功率应用。4.1 发射路径两级DPA与嵌入式开关的实现发射路径采用了两级结构一个驱动放大器后接一个功率级DPA。这样做的好处是提供了足够的增益同时让DPA的设计可以更专注于效率和功率。功率级DPA的设计细节偏置选择载波放大器工作在深AB类静态电流100 mA/mm峰值放大器工作在C类。这是Doherty架构的标准配置旨在保证小信号时载波放大器高效工作大信号时峰值放大器开启并参与负载调制。阻抗逆变器实现这是实现特定相位斜率α的关键。论文采用了一种基于低通原型的修改型输出匹配网络来实现λ/4阻抗逆变器功能图14。所有电感均采用分布式传输线实现以降低损耗而电容则使用集总元件以节省面积。仿真显示其在24-28 GHz内插入损耗约为0.5 dB相位响应与理想值吻合良好。谐振电感设计峰值放大器输出电容Cout2通过一段分布式传输线TL19进行谐振。这个电感值的计算很关键Lres2 1/((2πf0)² * Cout2)。必须在中心频率f0上精确谐振才能在接收模式下为峰值晶体管端口提供高阻抗。稳定性保障由于使用了晶体管对2×6×50 µm论文特别提到了进行奈奎斯特稳定性分析以确保每个晶体管的稳定性。在毫米波频段寄生参数容易引发振荡这一步至关重要。实操提示在ADS或Cadence中进行DPA设计时务必在完成匹配网络后在晶体管电流源参考面进行大信号负载牵引仿真以验证在不同功率水平下的实际负载阻抗是否满足Doherty理论的要求。同时要在整个频带内进行稳定性仿真K因子或μ因子并在必要时加入RC稳定网络。4.2 接收路径三级LNA与噪声优化接收路径是一个三级LNA每级使用4×50 µm的晶体管。选择这个尺寸主要是出于模型精度的考虑避免使用最小尺寸的栅指。LNA设计的关键决策偏置点选择图16展示了晶体管在不同栅压下的NFmin和MAG。随着栅压升高负压绝对值减小NF降低增益快速增加但静态电流也增大。作者选择了-1.85 V的偏置点在1.2 dB的噪声系数和13 dB的增益之间取得了平衡。更重要的是这个偏置点与发射路径驱动放大器、载波放大器的栅压保持一致。这是一个非常实用的系统设计考量极大地简化了外部直流偏置电路只需要更少的偏置电压源。源极退化为了确保无条件稳定LNA第一级采用了源极退化电感。这会牺牲一点噪声系数和增益但换来了绝对的稳定性对于量产芯片来说是值得的。噪声匹配第一级按照最小噪声系数匹配匹配到Γopt而后级则按照最大增益匹配。图17的噪声圆和增益圆是进行这种折衷匹配的经典工具。4.3 整体集成与版图考虑将Tx和Rx路径集成到单一芯片上版图布局至关重要信号隔离高功率的发射路径和高灵敏度的接收路径必须充分隔离防止信号泄漏或耦合。通常需要用地屏蔽墙、足够的物理间距以及深阱隔离如果工艺支持来确保。电源与地线大电流的PA部分需要宽而低阻抗的电源和地线网络以防止电压跌落和地弹噪声。LNA部分则需要干净的电源避免来自PA部分的数字噪声或开关噪声干扰。偏置走线需要快速切换的栅极偏置线如SW3的控制电压VG4应尽量短并做好去耦以确保快速的开关瞬态响应。论文图20的仿真显示开关时间在1 ns以内满足TDD系统要求。键合焊盘芯片需要通过键合线连接到测试板或封装。键合线会引入寄生电感特别是在毫米波频段这个电感必须被纳入整体匹配考虑。通常会在芯片输出/输入端口设计匹配网络来补偿键合线电感。论文中图21的芯片显微照片显示了一个布局紧凑的MMIC。可以观察到PA部分晶体管尺寸较大占据了显著面积而LNA和匹配网络则围绕其布局。良好的版图实践是此类高性能设计成功的另一半。5. 测试结果分析与性能对比芯片设计完成后的测试验证是检验设计理念的最终环节。论文的测试方案全面且专业值得我们借鉴。5.1 发射模式性能测试小信号测试使用矢量网络分析仪进行在片测试。测量得到的S21增益在24-28 GHz范围内为11.8至16.5 dBS11优于-7.7 dB。一个关键的对比是将集成前端Tx模式的增益与单独DPA的增益进行对比差异小于0.4 dB。这直接证明了嵌入式开关方案成功避免了传统Tx路径开关的插入损耗。那0.4 dB的差异主要来源于Rx路径的功率泄漏而非开关损耗。大信号与线性度测试连续波测试饱和输出功率Psat达到34.2-35.2 dBm峰值PAE为22%-28%。在6-dB功率回退点PAE仍保持在15.4%-19.3%。这证明了DPA架构在回退效率上的优势得以保留。调制信号测试使用400 MHz带宽、9.5 dB PAPR的5G-NR信号进行测试。在26 GHz、平均输出功率约25 dBm的条件下未使用数字预失真时ACLR为-27.3 dBc使用DPD后改善至-39.3 dBcEVM从未经校正的7.67%改善到1.52%。这个结果意义重大它表明尽管DPA本身是非线性的但通过成熟的DPD技术完全可以满足5G NR严苛的线性度要求。这解除了人们对采用DPA架构可能牺牲线性度的担忧。5.2 接收模式性能测试在接收模式下Tx路径晶体管被偏置为关闭状态充当开关。增益与噪声测得的小信号增益大于18 dB噪声系数NF在3.3-4.8 dB之间。这个NF值包含了SW3开关的损耗。对于毫米波频段的GaN LNA来说这是一个很有竞争力的成绩证明了即使在复用DPA作为开关的结构下仍然能实现良好的接收灵敏度。线性度接收通道的1dB压缩点OP1dB超过17.7 dBm最高达18.3 dBm。高OP1dB意味着接收通道具有很高的动态范围和抗干扰能力这在存在强带内干扰的实际场景中非常有用。5.3 与业界先进水平的对比论文表I将本设计与近年来发表的毫米波单芯片收发前端进行了全面对比。我们可以从中得出几个核心结论输出功率与效率领先得益于GaN工艺的高功率密度和消除Tx开关损耗的架构本设计在饱和输出功率34 dBm和回退效率PAE6dB PBO 15%方面综合表现突出。许多硅基设计虽然集成度高但输出功率普遍在20-27 dBm范围。接收噪声系数处于主流水平3.3-4.8 dB的NF在毫米波频段属于良好水平。一些专门的GaAs或GaN LNA设计可以达到更低的NF~2 dB但它们往往不集成PA或开关。本设计在集成PA的前提下取得这个NF是系统级权衡的可接受结果。架构的独特性与同样追求“无Tx开关”的设计相比如文献[7], [21]本设计通过DPA晶体管直接充当开关在确保Rx高隔离度的同时彻底避免了传统开关的所有弊端实现了真正的功能复用。个人体会看性能对比表不能只看单项指标的“冠军”更要看系统级的综合得分。这个设计在输出功率、效率和集成度上找到了一个非常好的平衡点。对于5G毫米波基站的大规模MIMO天线单元每个通道节省零点几个dB的损耗放大到上百个通道对系统功耗和热管理的收益是巨大的。这种从系统痛点出发通过电路创新解决根本问题的思路比单纯追求某个晶体管指标的提升更有价值。6. 设计扩展、挑战与工程启示这项研究为毫米波收发前端设计打开了一扇新的大门但任何技术都有其适用范围和可扩展的方向。6.1 带宽扩展的挑战本文的工作集中在24-28 GHz的4 GHz带宽内。如果要将此架构扩展到更宽的频带例如覆盖整个37-40 GHz会面临哪些挑战DPA的固有带宽限制传统对称DPA的带宽受限于λ/4线的带宽和晶体管的寄生参数。虽然文中通过调节相位斜率α来优化带宽但更宽的带宽可能需要采用非对称DPA、宽带负载调制网络如连续型F类等更复杂的结构。开关性能的带宽限制接收模式下晶体管作为开关其关断状态的高阻抗依赖于输出电容与谐振电感的并联谐振。这个谐振网络的带宽是有限的。更宽的频带可能需要可调谐的谐振网络或多谐振点设计但这会增加复杂性和控制难度。联合优化的复杂度Tx性能和Rx性能通过α等参数耦合。拓宽带宽会使这种耦合关系在整个频带内剧烈变化找到全局最优解变得更加困难。6.2 工艺演进下的可能性本文采用120nm GaN-on-SiC工艺。随着GaN工艺向更小节点如90nm, 60nm发展会带来什么影响积极方面更小的栅长意味着更高的ft/fmax晶体管在毫米波频段的增益和效率潜力更大。这有可能在保持相同性能的前提下减小晶体管尺寸从而降低芯片成本和功耗或者用更小的面积实现更高的频率。挑战方面工艺尺寸缩小晶体管的击穿电压通常会降低这会影响最大输出功率。需要重新评估功率密度和可靠性。此外更精细的工艺对模型精度、寄生参数提取和版图设计提出了更高要求。6.3 对实际工程开发的启示系统思维至上这个设计是系统思维驱动电路创新的典范。它没有孤立地优化PA或Switch而是将前端作为一个整体思考如何通过架构重构来解决系统级痛点损耗、非线性。模型与仿真的重要性这种高度集成的设计严重依赖于准确的晶体管模型和电磁仿真。特别是大信号模型、噪声模型以及开关状态的模型导通电阻Ron、关断电容Coff都必须精确。在设计初期就需要与工艺厂紧密合作获取可靠的PDK。测试验证的全面性对于此类创新架构测试方案必须覆盖所有工作模式和极端条件。不仅要测传统的S参数、功率、效率还要重点关注模式切换瞬态、隔离度、线性度ACLR, EVM以及长期可靠性。控制逻辑的简化本设计的一个巧妙之处是让LNA和部分PA的栅压保持一致简化了偏置。在实际系统中还需要设计可靠的控制逻辑序列确保在Tx/Rx切换时各个晶体管的偏置能够快速、无毛刺地建立避免出现瞬时大电流或振荡。最后这项研究展示了在毫米波领域通过跨功能电路的巧妙复用依然可以在成熟的架构上挖掘出显著的性能红利。它提醒我们在追逐最新工艺的同时回归电路基本原理进行深度的架构思考往往能带来意想不到的突破。对于从事射频前端特别是毫米波集成芯片设计的工程师来说理解并掌握这种“功能复用”的设计哲学将是应对未来更高频率、更复杂系统需求的重要武器。
