内存区域起始地址结束地址大小可访问主设备关键特性推荐用途别名地址ITCM0x0000 00000x0000 FFFF64KBM7, MDMA零等待取指令最快时间关键中断代码DTCM0x2000 00000x2001 FFFF128KBM7, MDMAM7 数据零等待MSP 栈、.data/.bss、实时变量AXI SRAM0x2400 00000x2407 FFFF512KBAll except BDMA64-bit AXI带宽最高FreeRTOS 堆 LWIP 协议内存SRAM10x3000 00000x3001 FFFF128KBAll except BDMAAHB D2可与 ETH 并发CPU 数据、UART/ADC DMA 缓冲0x1000 0000SRAM20x3002 00000x3003 FFFF128KBAll except BDMAAHB D2可与 CPU 并发ETH DMA 描述符 RX/TX 缓冲0x1002 0000SRAM30x3004 00000x3004 7FFF32KBAll except BDMAAHB D2USB/ETH 额外缓冲、双核共享0x1004 0000SRAM40x3800 00000x3800 FFFF64KBMost mastersD3 域D1/D2 掉电可保持BDMA 缓冲、低功耗保留数据Backup SRAM0x3880 00000x3880 0FFF4KBMost mastersVBAT 供电电池备份数据、RTC 寄存器扩展(绿色部分)系统SRAM总计512 128 128 32 64 864KB不含DTCM/ITCM/Backup给 D2 SRAM 增加低地址别名0x1000xxxx让 M4 可以在低地址执行代码、高地址操作数据维持其哈佛架构的取指 / 访数并行特性与兼容性物理地址 0x3000xxxxM4 当数据内存访问读写变量、DMA别名地址 0x1000xxxxM4 当指令内存访问取指、跑程序同一块物理 RAM两个地址用途分开匹配 M4 的哈佛架构低地址 指令、高地址 数据
