当前位置：首页 > news >正文

ARM GIC电平触发中断处理机制详解

news 2026/6/13 11:15:02

在ARM架构的通用中断控制器(GIC)中，电平触发(level-sensitive)中断的处理机制与边沿触发(edge-triggered)中断有着本质区别。理解这种差异对嵌入式系统开发至关重要，特别是在实时性要求严格的场景下。

电平触发中断的特点是：只要外设保持中断信号线为有效电平（通常为高电平），中断就会持续存在。这与边沿触发中断只在信号跳变时触发一次的特性形成鲜明对比。GICv2架构规范中详细定义了中断状态的转换逻辑，其中涉及三个核心状态：

关键提示：电平触发中断的特殊性在于，处理器无法区分"持续保持的中断信号"和"重新触发的中断信号"，这是理解整个处理流程的关键前提。

当中断信号首次被外设触发时，状态转换如下：

此时，如果CPU接口的中断使能位已开启，该中断就会被分发到目标CPU。值得注意的是，对于电平触发中断，只要信号线保持高电平，这个PENDING状态就会持续存在。

// 典型的中断控制器寄存器操作示例 void enable_interrupt(int irq_num) { GICD_ISENABLER[irq_num/32] |= (1 << (irq_num % 32)); // 使能中断 GICC_CTLR |= 0x1; // 使能CPU接口 }

当CPU准备处理中断时，会读取GICC_IAR（Interrupt Acknowledge Register）寄存器来获取中断ID。这个操作会触发状态转换：

这个转换是电平触发中断特有的现象。对于边沿触发中断，此时通常会转为ACTIVE状态，因为边沿信号已经消失。

; 典型的中断响应汇编代码示例 ldr r0, =GICC_IAR_ADDR ldr r1, [r0] ; 读取IAR，获取中断ID

当中断处于ACTIVE AND PENDING状态时，根据外设信号线的变化，可能发生两种转换：

情况A：外设在处理过程中撤销中断信号（deassert）
- 状态转为ACTIVE（转换B2）
- 这是理想情况，表示外设已收到服务响应
情况B：外设保持中断信号
- 当处理器写入ICCEOIR（End of Interrupt Register）结束中断时
- 状态转回PENDING（转换E2）
- 系统将立即重新处理该中断

实战经验：在编写中断服务程序(ISR)时，必须确保在处理电平触发中断期间正确操作外设。常见的错误是忘记清除外设的中断标志，导致中断信号持续存在，引发无限中断循环。

当中断处理完毕，CPU写入ICCEOIR时，根据中断信号线的状态：

// 正确的中断结束处理示例 void isr_handler(int irq_num) { // 1. 处理外设 clear_device_interrupt(irq_num); // 2. 通知GIC中断结束 GICC_EOIR = irq_num; // 写入EOIR寄存器 }

如果外设在中断被处理前就撤销了信号：

这种情况可能发生在：

当中断处于ACTIVE状态时，如果外设再次触发中断：

这种机制确保了电平触发中断不会丢失任何服务请求，但也带来了优先级反转的风险。

// 安全的IAR/EOIR操作流程 uint32_t irq_id = readl(GICC_IAR); // ...中断处理... writel(irq_id, GICC_EOIR);