OrCAD与Protel/Altium Designer协同设计：从原理图到PCB的完整工程流程解析

1. 从“画图难看”到“流程打通”：一个老工程师的EDA入门心法

每次看到有新手朋友在论坛里抱怨“Protel画原理图太丑了”、“OrCAD和Protel怎么配合用”，我就想起十几年前自己刚入行时的窘迫。那时候资料匮乏，软件全是英文，一个简单的双面板从原理图到出Gerber，能折腾好几天，中间各种报错、丢网络、封装对不上，简直让人崩溃。后来，为了带新人快速上手，我把自己踩过的坑、总结的流程，整理成了那份《ORCAD----PROTEL完全傻瓜教程》的PDF。它的核心目的不是教你成为某个软件的大师，而是帮你打通从原理图设计（SCH）到印刷电路板（PCB）布局布线的完整工作流，让你不再被工具卡住脖子，能把精力真正放在电路设计本身。

这份教程特别适合两类朋友：一是电子、自动化等相关专业的在校学生，正在做课程设计或毕业设计，需要快速把想法变成可制造的PCB文件；二是刚入行的硬件工程师助理或爱好者，可能在学校接触过一两个EDA工具，但面对实际项目中多个工具协同工作的场景时，感到无从下手。如果你已经厌倦了Protel自带原理图编辑器那略显“古朴”的界面和有限的库，同时又觉得Altium Designer（Protel的进化版）或Cadence全套工具学习成本太高，那么用OrCAD Capture画原理图，再用Protel 99 SE或AD进行PCB设计，是一个性价比极高的“黄金组合”。这个组合兼顾了美观、高效与低成本，尤其在国内很多中小企业和传统研究所，这套流程依然有很强的生命力。

2. 为什么是OrCAD+Protel？工具选型背后的工程逻辑

2.1 核心需求解析：美观、高效与可制造性的三角平衡

在硬件开发中，原理图是设计的“灵魂”，它定义了电路的逻辑连接；PCB则是设计的“骨骼与血肉”，决定了电路的物理实现和最终性能。选择工具链时，我们需要在几个核心需求间取得平衡：

1. 原理图的可读性与美观度：原理图是工程师之间、以及与后续环节（如布局、调试、归档）沟通的“语言”。一张布局凌乱、符号不标准的原理图，会极大增加理解成本和出错概率。OrCAD Capture在这一点上优势明显，其符号库丰富、图形美观，连线智能，支持分页设计和层次化结构，能让复杂电路的逻辑一目了然。
2. PCB设计的实用性与可控性：PCB设计更关注规则驱动（线宽、间距、等长）、布局优化和可制造性（DFM）。Protel（及其后续版本Altium Designer）在这方面提供了足够强大且直观的功能，从简单的双面板到复杂的高速多层板都能应对。其交互式布局布线、丰富的设计规则检查和（AD版本）强大的3D预览，对于确保PCB质量至关重要。
3. 数据流转的可靠性：这是最关键也是最容易出问题的一环。两个不同公司的软件之间进行数据交换，网表（Netlist）是唯一的“信使”。网表出问题，后面所有工作都是空中楼阁。因此，选择经过大量工程实践验证的、稳定的数据接口流程，比追求单个软件的最前沿功能更重要。

2.2 工具链对比：为何不“从一而终”？

市面上主流的EDA方案大致分三类：

• 全流程一体化平台：如Cadence Allegro/OrCAD PCB Designer、Mentor PADS、Altium Designer。优点是无缝集成，数据兼容性好；缺点是软件昂贵，学习曲线陡峭，且某些模块可能并非最强。
• 优势软件组合：这正是本教程采用的方法。用OrCAD Capture（原理图领域公认的佼佼者）画图，用Protel/AD（在工程师中普及率极高，操作直观）画板。优点是发挥了各自的长处，成本相对较低（尤其使用旧版本或学生版），流程经过千锤百炼；缺点是需要掌握两个软件，并手动处理数据接口。
• 免费/开源工具：如KiCad、EasyEDA。近年来进步神速，特别适合爱好者、初创团队或个人项目。但在处理非常复杂或大型的商用项目时，在库管理、团队协作、高端功能（如高速仿真、刚挠结合板设计）和支持上可能仍有差距。

对于大多数初学者和从事常见电子产品开发的工程师来说，“OrCAD画图 + Protel/AD画板”的组合，在功能、成本和学习难度上取得了最佳平衡。它让你用相对小的学习成本，接触到业界主流的、可迁移的设计思想。

3. 核心流程拆解：从原理图到PCB的每一步精讲

3.1 OrCAD Capture：绘制一张“漂亮”且“正确”的原理图

很多人低估了画好一张原理图的重要性。它不仅是连线，更是设计意图的体现。

3.1.1 工程创建与库管理启动OrCAD Capture后，第一件事不是急着放元件，而是正确建立工程文件（.opj）和做好库管理。我强烈建议为每个项目建立独立的原理图库（.olb），哪怕只是从系统库或公司公共库中拷贝所需的元件过来。这样做的好处是项目封装独立，移植和归档时不会出现缺失元件的问题。在放置元件时，务必确认库路径已正确添加。

3.1.2 元件放置与连线技巧

• 放置元件（Place Part）：使用快捷键P调出放置窗口。找不到元件时，检查库路径，或使用通配符*搜索（如*resistor*）。
• 电源和地网络：这是新手最容易混淆的地方。OrCAD中，电源符号（如VCC、VDD）和地符号（GND、AGND）只是具有特定名称的“网络别名”，它们本身并不提供电气连接，必须通过连线（Wire）或网络别名（Net Alias）真正连接起来。一个常见错误是只放了电源符号，却没有用线将其连接到芯片引脚上。
• 连线（Wire）：使用快捷键W。连线应横平竖直，避免斜线，在交叉处，OrCAD会自动添加连接点（Junction）。重要原则：宁可多画一段线，也不要让两个引脚“看似”对齐就以为连上了，必须用实际的Wire连接。
• 网络别名（Net Alias）：对于需要跨页连接的网络，或者线太长需要标记时，使用N快捷键放置网络别名。确保别名完全相同（包括大小写），系统才会认为它们是同一个网络。

3.1.3 设计规则检查（DRC）与封装分配画完原理图后，必须运行Tools -> Design Rules Check。DRC会检查未连接的引脚、单端网络、重复的网络名等错误。所有Warning和Error必须逐一清零，这是生成正确网表的前提。

接下来是关键一步：为每个元件分配PCB封装（Footprint）。在原理图中双击元件，在属性框的“PCB Footprint”一栏填入封装名，如R0805、SOIC-8。这里填写的名字，必须与后续Protel中使用的封装库名称完全一致。建议建立一个Excel表格，提前规划好项目中所有元件的型号、原理图符号名和PCB封装名的对应关系。

3.2 生成网表：搭建OrCAD与Protel之间的“桥梁”

网表是一个文本文件，它列出了所有元件（Reference， 值， 封装）和所有网络（Net）的连接关系。这是两个软件之间唯一认可的数据契约。

1. 选择网表格式：在OrCAD Capture中，点击Tools -> Create Netlist。
2. 关键设置：在弹出的窗口中，选择“Other”标签页。在“Formatters”列表中，选择protel.dll或protel2.dll（根据你的Protel版本，一般选后者兼容性更好）。这就是专为Protel格式输出的网表生成器。
3. 生成：指定输出路径和文件名（如project.net），点击确定。如果一切正常，会提示网表生成成功。务必用文本编辑器（如Notepad++）打开生成的.net文件看一眼，检查是否有明显的错误信息，并确认元件和网络列表是否完整。

注意：如果在这里报错，最常见的原因是原理图中元件的PCB Footprint属性为空或填写错误，或者DRC有未处理的错误。网表生成是“一票否决”环节，这里不过，后面全卡住。

3.3 Protel 99 SE/AD：接收网表与板框定义

3.3.1 创建PCB文件与导入网表

在Protel中新建一个PCB文件（.pcb）。第一步不是放元件，而是定义板子的物理边界和机械结构。

3.3.2 画板框与放安装孔

1. 切换到KeepOutLayer（禁止布线层）。这个层定义的边界，才是后续布线器认可的板子形状。
2. 使用“Place Line”工具，绘制一个闭合的矩形或多边形，这就是你的板框。
3. 放置安装孔：在需要螺丝固定的位置，在Mechanical 1层（机械层）放置过孔（Place Via）或焊盘（Place Pad）。将其尺寸设置为螺丝的直径（如3mm），并在属性中将“Plated”选项取消（除非需要金属化孔），同时将其网络属性设置为“No Net”。安装孔不要放在禁止布线区内。

3.3.3 加载网络与元件

1. 点击Design -> Load Nets...。
2. 在弹出窗口中，点击“Browse”找到从OrCAD生成的.net文件。
3. 点击“Execute”。如果网表和封装库都正确，你会看到所有元件都以“飞线”（Ratnest）的形式堆积在板框外，右侧状态栏显示所有网络已加载，0错误。
4. 如果有错误：通常显示“Footprint XXX not found”。这意味着Protel的封装库路径中没有找到名为“XXX”的封装。你需要：a) 检查原理图中封装的拼写；b) 在Protel中添加包含该封装的库（.lib）；c) 或者自己动手在Protel中绘制这个封装。

3.4 布局、布线与电源处理实战

3.4.1 布局（Layout）原则与技巧

布局是PCB设计的艺术，直接影响布线的难度和电路的性能。基本顺序是：固定器件（接口、开关）-> 核心器件（MCU、FPGA、电源芯片）-> 关键外围电路（晶振、滤波电容）-> 其他被动元件。

• 模块化布局：按功能模块（如电源模块、MCU最小系统、传感器接口）进行区域划分，同一模块的元件尽量靠近。
• 信号流导向：使信号沿着一个方向流动（如从左到右），避免来回折返。
• 电源芯片优先：先放置电源转换芯片及其输入输出滤波电容，电容务必紧贴芯片引脚。
• 为布线留出通道：预想一下主要信号线的走线路径，在元件之间留出足够的空间。

3.4.2 布线（Routing）策略与操作

布局满意后，就可以开始布线了。快捷键P -> T进入交互式布线模式。

• 线宽设置：电源线（如VCC、GND）要加粗。对于普通的1oz铜厚，数字信号线宽6-10mil（0.15-0.25mm），电源线根据电流大小计算，通常20-30mil起步。可以在设计规则（Design Rules）中为不同网络类（Net Class）设置不同的线宽规则。
• 布线层规划：对于双面板，一个常用策略是：顶层（Top Layer）主要走横线，底层（Bottom Layer）主要走竖线，通过过孔（Via）连接。这能减少交叉，提高布通率。
• 避免锐角：布线转角尽量使用45度角或圆弧，避免90度直角，后者在高频下容易产生辐射干扰。
• 地平面（Ground Plane）的重要性：这是提升电路抗干扰能力最有效的手段之一。在底层（或内电层）大面积敷铜（Place Polygon Plane），并连接到GND网络。它能提供低阻抗的回流路径，屏蔽噪声。

3.4.3 为电源网络添加加强焊盘

教程中提到的“为VCC加焊盘”，其专业术语是添加泪滴（Teardrops）或加强焊盘连接。在布线完成后，对电源（VCC等）和地（GND）网络，在导线与焊盘的连接处，执行Tools -> Teardrops操作。这会在连接处形成一个过渡的泪滴状铜皮，能加强机械连接，防止因钻孔偏差导致连接断开，尤其是在过孔与走线的连接处非常有用。

4. 设计检查与输出：确保文件可制造

4.1 设计规则检查（DRC）

在Protel中，布线完成后必须运行Tools -> Design Rule Check (DRC)。检查内容包括：

• 电气规则：短路（Short Circuit）、未连接网络（Unconnected Net）。
• 布线规则：线宽（Width）、间距（Clearance）。
• 制造规则：最小焊环（Solder Mask）、最小孔径等。 必须处理完所有DRC报错，才能进入下一阶段。

4.2 生成制造文件（Gerber & Drill）

PCB工厂不认识.pcb文件，它们需要一套标准的光绘文件（Gerber）和钻孔文件（Drill）。

1. 在Protel中：点击File -> Fabrication Outputs -> Gerber Files。
2. 层设置：在“Layers”标签页，选择“Plot Layers”为“Used On”，确保所有用到的层（TopLayer, BottomLayer, TopOverlay丝印层, KeepOutLayer机械层等）都被选中。
3. 钻孔文件：在“Drill Drawing”标签页勾选相应选项。更关键的是生成NC Drill Files（数控钻孔文件）。
4. 生成：输出文件后，务必使用免费的Gerber查看软件（如GC-Prevue、Gerbv）打开检查，确认每一层的内容是否正确，有无缺失的焊盘、错误的丝印。这是发板前最后一道，也是最重要的自查关卡。

5. 常见“坑点”与排查实录

在实际操作中，90%的问题都集中在数据转换和规则设置环节。下面是一个速查表：

一个独家心得：建立自己的“黄金标准”库。无论是原理图符号库还是PCB封装库，花时间建立一个属于自己、经过验证的、命名规范的库，是效率提升最关键的一步。我的习惯是：原理图符号采用“类型_参数”命名（如RES_0805_10K），PCB封装采用“行业标准名称”（如R0805，SOT-23-5）。并且为每个封装都做好3D模型关联（在AD中），这样在布局时可以直观地检查结构干涉。这个前期投入，会在每一个后续项目中加倍回报你。

最后，工具只是思想的延伸。这套OrCAD+Protel的流程，精髓在于理解“设计-转换-实现”的工程范式。当你熟练之后，即使将来换用更高级的Altium Designer或Cadence Allegro，你会发现核心逻辑是相通的——严谨的原理图、正确的封装、清晰的网表、合理的布局、遵循规则的布线，以及最终彻底的检查。这份教程希望能帮你打下这个坚实的基础，让你在硬件设计的路上，走得更稳、更远。