当ZYNQ的MDIO管脚不够用？手把手教你用GPIO模拟管理多个PHY芯片（附完整C代码）

ZYNQ平台GPIO模拟MDIO协议全攻略：突破PHY管理瓶颈的工程实践

在工业交换机、多网口工控设备等场景中，我们常常需要管理多个PHY芯片。当ZYNQ处理器的内置MDIO接口资源不足时，如何优雅地扩展PHY管理能力？本文将深入探讨利用PL端GPIO模拟MDIO协议的完整解决方案。

1. MDIO协议基础与硬件设计考量

MDIO（Management Data Input/Output）是IEEE 802.3标准定义的双线串行接口，用于MAC层与PHY层之间的寄存器访问。标准MDIO接口包含：

• MDC：时钟信号（Master驱动）
• MDIO：双向数据线

典型MDIO帧结构包括：

1. 32位前导码（全1）
2. 2位起始位（01）
3. 2位操作码（读/写）
4. 5位PHY地址
5. 5位寄存器地址
6. 2位TA（Turn Around）
7. 16位数据
8. 空闲状态（MDIO上拉）

在ZYNQ平台上，当PS端MDIO接口数量不足时，PL端GPIO模拟成为可行方案。硬件设计需注意：

提示：Vivado中配置GPIO IP核时，MDIO必须设置为双向三态模式，并启用内部弱上拉。

2. Vivado工程配置与硬件实现

在Vivado中为每个PHY创建独立的GPIO IP核：

1. 打开IP Integrator，添加AXI GPIO IP
2. 配置双通道GPIO：
   • 通道1（MDC）：1位输出
   • 通道2（MDIO）：1位双向
3. 设置MDIO引脚属性：

set_property -dict {PULLUP true DRIVE_STRENGTH 8} [get_ports mdio_*]

多PHY管理时的地址分配示例：

// PHY地址定义 #define PHY1_ADDR 0x00 #define PHY2_ADDR 0x01 // ... 其他PHY地址 // GPIO基地址映射 #define PHY1_MDC_BASE 0x41200000 #define PHY1_MDIO_BASE 0x41210000 // ... 其他PHY GPIO地址

硬件连接示意图：

ZYNQ PL ├── GPIO[0] → PHY1_MDC ├── GPIO[1] ↔ PHY1_MDIO ├── GPIO[2] → PHY2_MDC ├── GPIO[3] ↔ PHY2_MDIO └── ... (其余PHY连接)

3. 软件模拟MDIO协议核心实现

3.1 基本信号操作函数

首先实现GPIO电平控制的基础函数：

void mdc_high(int phy_id) { Xil_Out32(MDC_BASE(phy_id), 0x1); __asm__("nop"); // 插入短延时确保电平稳定 } void mdc_low(int phy_id) { Xil_Out32(MDC_BASE(phy_id), 0x0); __asm__("nop"); } void mdio_set_output(int phy_id) { Xil_Out32(MDIO_TRI_BASE(phy_id), 0x0); // 0=输出 } void mdio_set_input(int phy_id) { Xil_Out32(MDIO_TRI_BASE(phy_id), 0x1); // 1=输入 } void mdio_write_bit(int phy_id, u8 val) { Xil_Out32(MDIO_BASE(phy_id), val ? 0x1 : 0x0); mdc_high(phy_id); mdc_low(phy_id); } u8 mdio_read_bit(int phy_id) { mdc_high(phy_id); u32 val = Xil_In32(MDIO_BASE(phy_id)); mdc_low(phy_id); return val & 0x1; }

3.2 完整MDIO事务实现

读操作函数实现：

u16 mdio_read(int phy_id, u8 reg_addr) { // 发送前导码 for(int i=0; i<32; i++) { mdio_write_bit(phy_id, 1); } // 帧开始 mdio_write_bit(phy_id, 0); mdio_write_bit(phy_id, 1); // 操作码(读) mdio_write_bit(phy_id, 1); mdio_write_bit(phy_id, 0); // PHY地址 for(int i=4; i>=0; i--) { mdio_write_bit(phy_id, (phy_id >> i) & 0x1); } // 寄存器地址 for(int i=4; i>=0; i--) { mdio_write_bit(phy_id, (reg_addr >> i) & 0x1); } // TA周期 mdio_set_input(phy_id); mdio_read_bit(phy_id); // 第一个TA周期 mdio_read_bit(phy_id); // 第二个TA周期 // 读取数据 u16 data = 0; for(int i=0; i<16; i++) { data = (data << 1) | mdio_read_bit(phy_id); } mdio_set_output(phy_id); return data; }

写操作函数类似，主要区别在于操作码和TA周期处理：

void mdio_write(int phy_id, u8 reg_addr, u16 data) { // ... 前导码、开始位、操作码(01)同读操作 // TA周期处理不同 mdio_write_bit(phy_id, 1); mdio_write_bit(phy_id, 0); // 写入数据 for(int i=15; i>=0; i--) { mdio_write_bit(phy_id, (data >> i) & 0x1); } }

4. 多PHY管理的工程实践技巧

4.1 性能优化策略

GPIO模拟MDIO的时钟频率通常限制在1-2.5MHz。为提高效率：

1. 指令级优化：

// 使用内存屏障确保操作顺序 #define IO_BARRIER() __asm__ __volatile__("" ::: "memory") // 优化后的MDC切换 void fast_mdc_toggle(int phy_id) { Xil_Out32(MDC_BASE(phy_id), 0x1); IO_BARRIER(); Xil_Out32(MDC_BASE(phy_id), 0x0); IO_BARRIER(); }

2. 批量操作优化：

void mdio_bulk_read(int phy_id, u8 start_reg, u16 *buf, int count) { for(int i=0; i<count; i++) { buf[i] = mdio_read(phy_id, start_reg+i); } }

4.2 错误处理与调试

常见问题排查表：

调试技巧：

1. 使用逻辑分析仪抓取MDC/MDIO信号
2. 实现调试打印函数：

void dump_mdio_frame(u32 *buf) { printf("MDIO Frame: "); for(int i=0; i<64; i++) { printf("%d", (buf[i/32] >> (i%32)) & 1); if(i==31 || i==33 || i==35) printf(" "); } printf("\n"); }

5. 进阶应用：Linux内核驱动集成

将GPIO-MDIO实现集成到Linux网络子系统中：

1. 实现MDIO总线驱动：

static int gpio_mdio_read(struct mii_bus *bus, int phy_id, int reg) { struct gpio_mdio_data *data = bus->priv; return mdio_read(data->phy_map[phy_id], reg); } static int gpio_mdio_probe(struct platform_device *pdev) { // ... 初始化GPIO和PHY映射 bus->read = gpio_mdio_read; bus->write = gpio_mdio_write; mdiobus_register(bus); }

2. 设备树配置示例：

gpio_mdio { compatible = "gpio-mdio"; #address-cells = <1>; #size-cells = <0>; phy0: ethernet-phy@0 { reg = <0>; }; phy1: ethernet-phy@1 { reg = <1>; }; };

3. 性能对比数据：

注意：虽然GPIO模拟性能较低，但在多数管理场景（如链路状态监测）中完全够用