i.MX21 UART寄存器深度解析：从控制、状态到FIFO与中断实战

1. 项目概述与UART核心价值

在嵌入式开发领域，串口（UART）的地位堪比电路板上的“万能瑞士军刀”。无论是早期的单片机调试，还是如今复杂应用处理器与传感器、蓝牙模块、GPS模组的通信，UART都扮演着不可或缺的角色。它简单、可靠、几乎无处不在。然而，简单并不意味着肤浅。当你需要实现一个高可靠、低功耗、带流量控制的串口通信，或者需要利用其红外功能时，仅仅调用printf或read/write是远远不够的。这时，你必须深入到寄存器层面，理解每一个控制位和状态位的含义，才能真正驾驭它。

i.MX21作为一款经典的ARM9应用处理器，其集成的UART模块功能相当丰富，远不止基础的收发。它支持高达4个独立UART通道、硬件FIFO、自动波特率检测、完整的Modem控制信号、红外（IrDA）编解码，以及精细的中断与低功耗唤醒机制。这些高级功能全部通过一组映射在内存空间的寄存器来控制。很多开发者面对动辄几十页的芯片手册寄存器描述时，容易感到无从下手，或者仅满足于配置波特率和数据位，而忽略了中断管理、错误处理、FIFO阈值优化等能极大提升系统稳定性和效率的细节。

本文将带你深入i.MX21 UART模块的寄存器世界，但不止于简单的位域翻译。我会结合自己多年在工业控制和通信设备开发中的实战经验，重点剖析控制寄存器（UCR3, UCR4）、状态寄存器（USR1, USR2）和FIFO控制寄存器（UFCR）的设计逻辑与使用技巧。你会明白如何配置中断才能在数据到来时及时响应，又不至于让CPU疲于奔命；如何设置FIFO触发级别以平衡实时性与吞吐量；以及如何利用状态寄存器快速定位通信故障。我们的目标是将芯片手册中冰冷的表格，转化为你手中可编程、可调试、可优化的活工具。

2. UART模块整体架构与寄存器地图

在深入每个寄存器之前，我们需要先建立对i.MX21 UART模块的整体认知。它不是一个简单的移位寄存器加波特率发生器的组合，而是一个包含发送单元、接收单元、波特率发生器、红外编解码器、Modem控制接口和中断控制逻辑的复杂外设。所有这些功能单元的状态控制和反馈，都通过一组特定的寄存器窗口暴露给程序员。

i.MX21为每个UART通道分配了独立的寄存器组，从UART1到UART4，其寄存器地址是连续且规律偏移的。例如，UART1的控制寄存器3（UCR3）位于0x1000_A088，而UART2的对应寄存器则在0x1000_B088，依次类推。这种设计使得驱动代码可以很容易地通过基地址加偏移来访问不同通道。所有寄存器的宽度都是32位，但实际使用的位域可能只占其中一部分，高位通常保留（Reserved），必须写入0。

从功能上，我们可以将这些寄存器分为几大类：

1. 控制寄存器（UCR1-UCR4）：用于配置UART的工作模式、使能收发器、设置数据格式、开启中断等。它们是驱动初始化的核心。
2. 状态寄存器（USR1, USR2）：用于反映UART的实时状态，如收发是否就绪、是否发生错误（帧错误、奇偶校验错误、溢出错误）、以及各类中断标志。它们是驱动进行轮询或中断服务程序（ISR）决策的依据。
3. 数据寄存器（URXD, UTXD）：用于读写实际的串行数据。虽然你的输入资料未包含它们，但它们是数据进出的门户。读取URXD会从接收FIFO弹出数据，写入UTXD会将数据压入发送FIFO。
4. FIFO控制寄存器（UFCR）：专门管理发送和接收FIFO的触发水位（Threshold Level），直接影响中断产生的频率和DMA传输的效率。
5. 波特率相关寄存器（UBIR, UBMR, UBRC, ONEMS）：用于配置或测量通信波特率。UBIR和UBMR共同决定分频比，是设置波特率的关键；UBRC用于自动波特率检测；ONEMS则用于红外和逃逸字符超时等需要毫秒级定时的功能。
6. 特殊功能寄存器（UESC, UTIM, UTS）：用于逃逸字符检测、红外测试、环回测试等高级或调试功能。

理解这个分类，有助于我们在编程时快速定位目标寄存器。接下来，我们将聚焦于最体现配置灵活性和系统集成度的部分：控制、状态和FIFO管理。

3. 核心控制寄存器详解与实战配置

控制寄存器是驱动工程师的“方向盘”。在i.MX21中，UCR1和UCR2主要负责最基础的使能、数据格式和波特率开关，而UCR3和UCR4则包含了大量与中断、Modem控制、红外和低功耗相关的精细控制位。这些位往往决定了UART模块能否与系统其他部分（如操作系统、电源管理、外部Modem）协同工作。

3.1 UART控制寄存器3（UCR3）：中断使能与接口控制

UCR3的地址偏移是0x088。这个寄存器包含了许多“开关”，用于控制各种特定条件是否能够产生中断。中断是提高CPU效率的关键，但滥用中断也会导致系统频繁响应，降低整体性能。

关键位域解析与配置策略：

• PARERREN (Bit 12) / FRAERREN (Bit 11)：奇偶校验错误中断使能和帧错误中断使能。这两个错误在通信线路受到干扰时常见。我的建议是：在调试阶段或对通信可靠性要求极高的场景下，务必使能它们。这样一旦出现错误，CPU能立刻知晓，而不是傻等一个永远无法解析的数据包。你可以通过状态寄存器USR1的PARITYERR和FRAMERR位来查看具体错误类型。在ISR中，除了标志位，还应考虑清空FIFO或重置接收状态机，因为错误帧之后的数据可能已经错位。
• RXDSEN (Bit 6)：接收器空闲中断使能。当接收线路持续保持高电平（即空闲状态）超过一个字符的时间，且接收FIFO中的数据量低于阈值时，此中断标志（USR1[6]）会置位。这个功能非常有用，例如在基于串口的命令行交互中，可以用来判断用户是否已经输入完一条完整的命令（以回车结尾后线路进入空闲）。开启它，可以实现“输入完成自动触发处理”的效果，无需依赖超时或特定结束符。
• AIRINTEN (Bit 5) / AWAKEN (Bit 4)：异步红外唤醒中断使能和异步唤醒中断使能。这是i.MX21 UART支持低功耗系统的关键。当系统进入STOP等低功耗模式时，UART模块的部分电路可以保持运行。AWAKEN使能后，在RXD引脚上检测到下降沿（即一个起始位的前沿）即可产生中断唤醒整个系统。AIRINTEN则是为红外模式设计的，检测特定的IR脉冲。在实现低功耗串口唤醒功能时，必须正确配置这两个位以及相应的引脚复用和电源管理单元（PMU）。一个常见的坑是，唤醒后第一个字符可能因为时钟未稳定而接收错误，手册也提示需要在唤醒后先发送/丢弃一个哑元字符。
• RXDMUXSEL (Bit 2)：RXD复用输入选择。i.MX21的UART_RXD引脚可能有多个来源。此位为1时，选择IPP_UART_RXD_MUX引脚作为串行和红外信号的共同输入。根据你的硬件原理图连接，必须正确设置此位，否则根本无法收到数据。这是一个硬件连接与软件配置必须匹配的典型例子。
• INVT (Bit 1)：红外发送极性反转。在IrDA模式下，此位控制发送脉冲的极性。需要与接收端的INVR（UCR4[9]）配对使用，确保收发双方对逻辑“0”和“1”的光脉冲定义一致。通常，标准的IrDA物理层使用负脉冲（低电平有效）表示光发射，因此需要根据具体的红外收发器芯片规格书来设置。

配置示例与心得：假设我们需要配置UART1为一个带错误中断、支持空闲检测的普通串口，并准备未来使用唤醒功能。在驱动初始化函数中，代码可能如下所示：

// 假设 UART1 的寄存器基地址已定义为 UART1_BASE volatile uint32_t *uart_ucr3 = (uint32_t *)(UART1_BASE + 0x088); // 先读取当前值，再修改特定比特位，避免影响其他配置 uint32_t reg_val = *uart_ucr3; // 使能奇偶校验错误和帧错误中断（假设我们使用了校验位） reg_val |= (1 << 12) | (1 << 11); // 设置 PARERREN 和 FRAERREN // 使能接收器空闲中断 reg_val |= (1 << 6); // 设置 RXDSEN // 使能异步唤醒中断（为低功耗做准备） reg_val |= (1 << 4); // 设置 AWAKEN // 根据硬件设计，选择正确的RXD输入源（假设使用主RXD引脚） reg_val |= (1 << 2); // 设置 RXDMUXSEL = 1 // 红外功能未使用，INVT保持默认0 // 将配置写回寄存器 *uart_ucr3 = reg_val;

注意：在修改这类控制寄存器时，尤其是可能影响正在进行的通信的位（如错误中断使能），最好在UART收发器禁用（UCR1中的UARTEN=0）或确认线路空闲时进行，以避免产生不可预知的中断或状态。

3.2 UART控制寄存器4（UCR4）：FIFO中断与红外控制

UCR4的地址偏移是0x08C。这个寄存器进一步细化了中断控制，并包含了红外接收和FIFO触发的关键配置。

关键位域解析与配置策略：

• CTSTL (Bits 15:10)：CTS触发电平。这是一个硬件流控（RTS/CTS）相关的高级功能。当接收FIFO（RxFIFO）中的数据量达到这个设定的阈值时，UART模块会自动置高CTS引脚（表示“我快满了，别再发了”），通知发送方暂停。它控制的是“何时拉高CTS来阻止对方发送”。例如，设置CTSTL=8，意味着当RxFIFO中有了8个字符时，CTS信号变高。合理设置此值可以防止FIFO溢出，特别是在高速或大数据量传输时。需要与发送方的RTS信号配合使用。
• INVR (Bit 9)：红外接收极性反转。与UCR3的INVT对应，用于设置红外接收的判决逻辑。必须与发送端的设置匹配。
• ENIRI (Bit 8)：串行红外中断使能。在IrDA模式下，使能此位后，在RX引脚检测到有效的红外边沿时会触发中断（标志位为USR2[8]的IRINT）。
• TCEN, BKEN, OREN, DREN (Bits 3,2,1,0)：这是一组非常重要的FIFO和传输状态中断使能位。
  • DREN（接收数据就绪中断使能）：这是最常用、最基本的中断。当接收FIFO中的数据量达到RXTL（在UFCR中设置）的阈值时，触发中断。这是你从串口读取数据的主要驱动力。
  • OREN（接收溢出错误中断使能）：当接收FIFO已满，但又有新数据到来时，会发生溢出错误。使能此中断能让你及时知道数据丢失了。
  • BKEN（Break条件检测中断使能）：Break条件是串行线上一个长时间的低电平（通常大于一个完整的字符传输时间）。某些协议用它作为复位或帧分隔符。如果需要检测，就使能它。
  • TCEN（发送完成中断使能）：当发送FIFO（TxFIFO）和发送移位寄存器都完全空时，此中断标志（USR2[3]的TXDC）置位。这在需要知道“所有数据都已物理发送完毕”的场景下非常有用，比如在切换通信方向（半双工RS-485）或关闭串口前，可以等待此中断以确保最后一位数据已发出。

配置示例与心得：继续上面的例子，我们希望配置FIFO中断，并启用硬件流控。假设我们的RxFIFO深度是32字节，我们希望收到16字节时产生中断，并在FIFO有8字节时就让对方暂停发送。

volatile uint32_t *uart_ucr4 = (uint32_t *)(UART1_BASE + 0x08C); uint32_t reg_val = *uart_ucr4; // 设置CTS触发电平为8个字符 (二进制 001000) // CTSTL位域在Bit15-10，需要左移10位 reg_val &= ~(0x3F << 10); // 先清空CTSTL位域 reg_val |= (8 << 10); // 设置CTSTL = 8 // 使能接收数据就绪中断和溢出错误中断 reg_val |= (1 << 0) | (1 << 1); // 设置 DREN 和 OREN // 如果需要知道发送完全结束，也可以使能发送完成中断 // reg_val |= (1 << 3); // 设置 TCEN // 写回寄存器 *uart_ucr4 = reg_val;

实操心得：DREN和RXTL（在UFCR中）的配合是串口驱动性能调优的关键。如果RXTL设置得太小（比如1），那么每收到一个字节就会产生一次中断，在高速通信时会造成巨大的CPU中断负载。如果设置得太大（比如30），虽然中断次数少了，但数据在FIFO中停留时间变长，实时性变差。一个经验值是设置为FIFO深度的一半或四分之一，例如32字节的FIFO，设置RXTL=8或16，在吞吐量和实时性之间取得平衡。对于CTSTL，通常设置为比RXTL稍小的值，为数据涌入留出一点缓冲空间。

4. 状态寄存器解析与中断服务程序设计

状态寄存器（USR1, USR2）是UART模块的“仪表盘”。它们以比特位的形式，实时反映了收发状态、错误信息和各种事件的发生。在轮询方式下，程序需要定期读取它们；在中断方式下，ISR的首要任务就是读取这些寄存器来判断中断源并采取相应行动。

4.1 UART状态寄存器1（USR1）：收发状态与错误标志

USR1的地址偏移是0x094。它包含了大量与接收过程、线路状态和部分错误相关的标志。

关键位域解析与中断处理：

• PARITYERR (Bit 15) / FRAMERR (Bit 10)：奇偶校验错误标志和帧错误标志。当检测到对应的错误时，硬件会自动置位。这里有一个非常重要的细节：这些标志位需要通过“写1”来清除。例如，USR1 |= (1 << 15);可以清除奇偶校验错误标志。如果只是读取，标志位会一直保持，导致误判错误持续发生。在ISR中，必须先读取寄存器值判断中断源，然后对相应的标志位写1清除。
• RRDY (Bit 9)：接收数据就绪标志。当接收FIFO中的数据量达到或超过RXTL（UFCR中设置）的阈值时，此位置1。这是DREN中断使能后最常见的中断源。此标志是“电平敏感”的，而非“边沿敏感”。只要FIFO数据量在阈值之上，它就一直为1。当中断服务程序不断读取数据，使FIFO数据量低于阈值后，硬件会自动清除此位。因此，在ISR中，你需要循环读取数据寄存器（URXD），直到FIFO为空或RRDY位自动清零，确保一次中断处理完所有已到达的数据。
• TRDY (Bit 13)：发送器就绪标志。当发送FIFO中的数据量低于TXTL（UFCR中设置）的阈值时，此位置1。它可以用于中断或DMA传输，提示软件可以继续填充发送数据。与RRDY类似，它也是电平敏感的，当填充数据使FIFO数据量超过阈值后，硬件自动清除。
• IDLE (Bit 12 in USR2, 但注意USR1的AGTIM)：线路空闲检测。USR2的IDLE位在检测到空闲条件时置位。而USR1的AGTIM（Bit 8，老化定时器中断标志）是另一个与空闲相关的标志，它表示数据在RxFIFO中空闲了超过8个字符时间且FIFO数据量低于RXTL阈值。AGTIM可以用于检测一帧数据的结束，特别是在不定长协议中。

中断服务程序（ISR）设计示例：一个健壮的UART ISR需要处理多种可能的中断源。下面是一个简化的处理流程框架：

void UART1_IRQHandler(void) { volatile uint32_t *uart_usr1 = (uint32_t *)(UART1_BASE + 0x094); volatile uint32_t *uart_usr2 = (uint32_t *)(UART1_BASE + 0x098); volatile uint32_t *uart_urxd = (uint32_t *)(UART1_BASE + 0x0?0); // URXD地址 uint32_t status1 = *uart_usr1; uint32_t status2 = *uart_usr2; // 1. 处理接收错误（高优先级） if (status1 & (1 << 15)) { // 奇偶校验错误 // 记录错误日志，可能需要清空接收FIFO *uart_usr1 |= (1 << 15); // 写1清除标志 // handle_parity_error(); } if (status1 & (1 << 10)) { // 帧错误 // 记录错误日志，可能是波特率不匹配或线路干扰 *uart_usr1 |= (1 << 10); // 写1清除标志 // handle_frame_error(); } // 2. 处理接收数据就绪 (RRDY) if (status1 & (1 << 9)) { // 循环读取，直到FIFO为空或RRDY自动清除 while (!( (*uart_usr1) & (1 << 9) )) { // 注意：这里读取的是实时状态 // 实际中，需要检查USR2的RDR位或URXD的CHARRDY位，确保数据有效 uint32_t data = *uart_urxd; // 读取数据，会自动弹出FIFO // process_received_byte(data & 0xFF); // 处理接收到的字节 } // RRDY位在数据读空后已由硬件自动清除，无需软件操作 } // 3. 处理发送器就绪 (TRDY) - 如果需要DMA或中断方式填充发送数据 if (status1 & (1 << 13)) { // 检查发送FIFO是否有空间，并填充数据 // fill_tx_fifo_if_needed(); // TRDY位在填充数据超过阈值后会自动清除 } // 4. 处理其他状态（如USR2中的溢出错误ORE） if (status2 & (1 << 1)) { // 溢出错误 // 严重错误，数据已丢失 *uart_usr2 |= (1 << 1); // 写1清除ORE标志 // handle_overrun_error(); } // 5. 处理发送完成 (TXDC) if (status2 & (1 << 3)) { // 所有数据已物理发送完毕，可以安全进行后续操作（如关闭串口、切换485方向） // TXDC在写入新数据到TxFIFO后会自动清除 // handle_transmit_complete(); } }

避坑指南：在ISR中读取状态寄存器后，务必先处理错误标志，再处理数据收发标志。因为错误可能导致后续数据无效，优先处理错误有利于快速恢复。另外，清除标志位的操作（写1）必须在完成该中断源的所有处理逻辑之后进行，避免刚清除标志位，同样的事件又立刻触发中断（虽然对于电平敏感的标志如RRDY、TRDY，清除机制不同，但养成这个顺序习惯是好的）。

4.2 UART状态寄存器2（USR2）：扩展状态与Modem信号

USR2的地址偏移是0x098。它包含了发送完成、Break检测、溢出错误、数据就绪等核心状态，以及Modem控制信号的状态。

关键位域解析：

• RDR (Bit 0)：接收数据就绪。这是最底层的状态位，只要RxFIFO中有一个或以上字符，此位就为1。它与USR1的RRDY不同，RRDY与阈值相关，而RDR只关心是否非空。在ISR中，即使RRDY因数据量低于阈值而清零，只要FIFO还有数据，RDR仍为1，可以继续读取。
• ORE (Bit 1)：溢出错误。当接收FIFO已满，又收到新字符时，此位置1，新字符丢失。这是一个严重的错误，通常意味着软件处理数据的速度跟不上硬件接收的速度。除了在ISR中清除标志，更应该检查你的RXTL阈值设置是否过小、ISR处理是否耗时过长、或者是否应该启用DMA。
• BRCD (Bit 2)：Break条件检测。检测到Break条件时置位。在某些工业协议（如Modbus RTU）中，Break可作为帧起始标志。
• TXDC (Bit 3)：发送完成。当发送FIFO和发送移位寄存器都为空时置位。这是判断“所有排队数据已真正发出”的最可靠标志。在需要严格时序控制，如切换RS-485收发方向时，等待此标志置位是关键一步。
• ADET (Bit 15)：自动波特率检测完成。当自动波特率检测功能成功检测到波特率后置位。在支持自动波特率的应用中，需要轮询或中断检查此位。

Modem状态位（DCDIN, RIN, DTRF, RTSF等）：这些位反映了DSR、DCD、RI、RTS等Modem控制线的状态变化或当前电平。在需要与调制解调器或其他带流控设备通信时，需要查询这些位。例如，DCDDELT和RIDELT表示DCD和RI引脚有状态变化，可用于检测载波消失或振铃事件。

5. FIFO控制与波特率配置实战

5.1 FIFO控制寄存器（UFCR）与性能调优

UFCR的地址偏移是0x090。它直接决定了UART数据缓冲的行为，对系统性能和实时性有巨大影响。

关键位域解析与计算：

• RXTL (Bits 5:0)：接收FIFO触发水位。这是之前多次提到的关键参数。它定义了接收FIFO中积累多少字节后，才触发RRDY中断（如果DREN使能）。取值范围0-32（对应6位二进制）。设置为0意味着禁止接收中断（因为永远达不到阈值），除非使用RDR（USR2[0]）或轮询。通常建议设置为1/4或1/2 FIFO深度。例如，对于32字节的FIFO：
  • RXTL = 8：收到8字节产生中断，中断频率较高，实时性好，但CPU负载稍高。
  • RXTL = 16：收到16字节产生中断，中断频率减半，吞吐量高，适合大数据块传输。
  • RXTL = 1：每字节一个中断，极度不推荐，除非在极低波特率下且对单个字符实时性要求变态高。
• TXTL (Bits 15:10)：发送FIFO触发水位。当发送FIFO中的数据量低于此阈值时，触发TRDY中断（如果TCEN使能），提示软件可以继续填充数据。例如，设置TXTL = 8，当TxFIFO中数据少于8个时，TRDY置位。这允许软件一次性写入一批数据（如24字节），填满FIFO，然后等发送消耗到只剩7个时，再补填下一批，从而减少中断次数。
• RFDIV (Bits 9:7)：参考时钟分频器。这个位域用于对输入给UART模块的IPG_CLK进行预分频，得到UART内部工作的参考时钟。分频系数选择（000=除以6， 001=除以5， ..., 110=除以7）。这个值会直接影响后续波特率计算寄存器（UBIR, UBMR）的设置。必须根据你的系统主频和所需波特率范围来选择合适的RFDIV，以确保UBIR和UBMR的值能落在其有效范围内（通常是16位整数）。
• DCEDTE (Bit 6)：DCE/DTE模式选择。这决定了UART模块对Modem控制线（如RTS, CTS, DTR, DSR）的定义是遵循数据通信设备（DCE）还是数据终端设备（DTE）标准。必须与连接的对端设备匹配。通常，嵌入式设备作为DTE，连接Modem或某些模块时作为DCE。接错了会导致流控信号逻辑反了，无法通信。

配置示例：假设系统IPG_CLK = 60MHz，我们希望UART1工作在115200波特率，并使用FIFO中断优化。

1. 计算并设置RFDIV和波特率： 首先尝试选择分频系数。如果我们选RFDIV=4（即除以2），则UART参考时钟为30MHz。i.MX21使用二进制速率倍增器（BRM）生成波特率，公式为：波特率 = (参考时钟) / (16 * (UBMR + 1) / (UBIR + 1))。为了得到115200，我们需要计算合适的UBMR和UBIR值。这是一个迭代过程，通常由驱动库函数完成。假设计算得到UBIR = 0x0F，UBMR = 0x034F。

2. 配置UFCR：

volatile uint32_t *uart_ufcr = (uint32_t *)(UART1_BASE + 0x090); uint32_t reg_val = 0; // 设置参考时钟分频为除以2 (RFDIV=4) reg_val |= (4 << 7); // Bits 9:7 = 100 // 设置为DTE模式（常见） // reg_val |= (1 << 6); // 如果需DCE模式则设置此位 // 设置发送FIFO触发水位为8 (TXTL=8， 二进制001000，左移10位到Bit15-10) reg_val |= (8 << 10); // 设置接收FIFO触发水位为8 (RXTL=8， 二进制001000) reg_val |= (8 << 0); // Bits 5:0 // 写回寄存器 *uart_ufcr = reg_val;

5.2 波特率生成寄存器（UBIR, UBMR）与自动检测

i.MX21使用一对寄存器UBIR（增量寄存器）和UBMR（调制寄存器）来精确产生波特率。其原理是BRM算法，公式为：采样时钟 = 参考时钟 * (UBIR + 1) / (UBMR + 1)波特率 = 采样时钟 / 16

其中，参考时钟 = IPG_CLK / (RFDIV分频系数)。UBIR和UBMR都是16位寄存器。

配置顺序至关重要：手册明确强调，必须先写UBIR，再写UBMR。如果只写其中一个，BRM模块会忽略这次更新，直到两个寄存器都被写入。错误的顺序会导致波特率设置不生效，这是一个经典的坑。

// 设置波特率为115200，假设已计算好ubir和ubmr值 volatile uint32_t *uart_ubir = (uint32_t *)(UART1_BASE + 0x0A4); volatile uint32_t *uart_ubmr = (uint32_t *)(UART1_BASE + 0x0A8); *uart_ubir = ubir_value; // 第一步：写UBIR *uart_ubmr = ubmr_value; // 第二步：写UBMR

自动波特率检测：i.MX21支持硬件自动检测波特率。其核心是UBRC（波特率计数寄存器）和ADET状态位。使能自动波特率（通过UCR2的ADBR位）后，UART会监测起始位和第一个数据位的长度，将计数值存入UBRC，并在检测成功后置位ADET。软件可以读取UBRC值，并反算出实际波特率，然后动态配置UBIR和UBMR。这在需要与未知波特率设备通信的场合（如Bootloader）非常有用。注意，自动检测功能对发送的字符有要求（通常是‘A’或‘a’），并且需要根据ADNIMP（UCR3[7]）位的设置来选择检测协议（旧版或改进版）。

6. 常见问题排查与调试技巧实录

即使理解了所有寄存器，在实际调试中还是会遇到各种问题。下面是我在多年项目中总结的一些典型问题及其排查思路。

6.1 问题排查速查表

6.2 调试技巧与心得

1. 善用环回测试（Loopback）：UTS寄存器的LOOP位（Bit 12）和LOOPIR位（Bit 10）是强大的自检工具。将LOOP置1，UART内部会将发送端直接连接到接收端。这样，你发送的任何数据都会被自己立刻接收。这是验证UART核心功能（寄存器配置、波特率、数据格式）是否正常的最快方法，无需连接外部硬件。在驱动开发的早期，务必先通过环回测试验证基本收发功能。

2. 关注复位状态：很多寄存器在硬件复位后都有默认值。例如，USR1的TRDY位复位后是1（表示发送FIFO空，需要数据），而很多状态标志位复位后是0。在驱动初始化时，不要假设所有位都是0，最好先读取再修改，或者根据手册的复位值进行完整的初始化序列。

3. FIFO状态监控：UTS寄存器提供了TXEMPTY,RXEMPTY,TXFULL,RXFULL这几个直接反映FIFO空满状态的位。在调试FIFO相关问题时（如怀疑溢出或下溢），直接查询这些位比通过中断标志推断更直观。

4. 计算波特率容差：串口通信对波特率误差有一定容限，但通常要求误差在2-3%以内。在计算UBIR和UBMR时，用公式算出理论波特率后，一定要计算与实际目标波特率的误差：误差 = (理论值 - 目标值) / 目标值 * 100%。如果误差超过3%，通信在高速率下很可能不稳定。有时需要调整RFDIV来获得更优的分频组合。

5. 中断与DMA的权衡：对于高速率（如921600以上）或大数据量传输，频繁的中断会成为系统瓶颈。此时，应充分利用i.MX21 UART的DMA功能。RRDY和TRDY都可以触发DMA请求。将FIFO阈值（RXTL,TXTL）设置得大一些（例如24），让DMA一次搬运更多数据，可以极大降低CPU干预频率，提升系统整体性能。