MPC823 I2C控制器原理与编程实战：从寄存器配置到缓冲区描述符

1. MPC823 I2C控制器：嵌入式通信的“交通枢纽”

在嵌入式系统开发中，板载芯片间的通信是构建复杂功能的基础。想象一下，你的主处理器需要读取温度传感器的数据、配置音频编解码器的参数、向EEPROM存储设备信息，如果为每一个外设都拉一组独立的并行数据线和地址线，PCB布线会变得异常复杂，系统成本也会飙升。I2C总线协议的出现，就像在城市中建立了一套高效的公交系统，仅用两根线（数据线SDA和时钟线SCL）就能串联起多个“站点”（外设），极大地简化了硬件设计。而MPC823处理器内置的I2C控制器，就是这套公交系统的“智能调度中心”。

MPC823作为一款经典的通信处理器，其I2C控制器模块设计得非常完整和强大。它不仅仅是一个简单的串行接口转换器，而是一个集成了独立波特率发生器、双缓冲收发器、参数RAM以及完整的主/从模式状态机的硬件引擎。对于嵌入式软件工程师而言，理解并熟练配置这个控制器，意味着你能游刃有余地驱动各种I2C从设备，无论是读取传感器数据、配置外设寄存器，还是在多主系统中协调通信。本文将深入解析MPC823 I2C控制器的工作原理，从最底层的寄存器位定义讲起，结合实际的配置步骤和编程实践，帮你彻底掌握这个嵌入式开发中的核心通信工具。无论你是正在调试一块老旧的MPC823板卡，还是希望深入理解I2C控制器硬件的工作原理，这篇文章都将提供从原理到实战的完整指南。

2. I2C总线协议核心原理与MPC823实现概览

在深入寄存器之前，我们必须先统一语言，理解I2C总线协议的基本规则，以及MPC823控制器是如何在硬件层面实现这些规则的。这就像学开车前，得先知道交通信号灯和道路标线的含义。

2.1 I2C协议基础：两根线上的舞蹈

I2C通信的所有活动都发生在两根双向开漏线路上：串行数据线（SDA）和串行时钟线（SCL）。每个连接到总线的设备都有一个唯一的7位地址（扩展模式下为10位，但MPC823的I2C控制器仅支持7位模式）。通信始终由主设备发起和控制时钟，从设备则响应主设备的寻址和命令。

一次典型的I2C数据传输包含以下几个关键阶段：

1. 起始条件（START）：当SCL为高电平时，SDA线出现一个由高到低的跳变。这个独特的信号告诉总线上所有设备：“注意，一次传输开始了”。
2. 地址帧：主设备发送一个7位的从设备地址，紧跟一位读写（R/W）位。R/W位为0表示主设备要写入数据到从设备，为1表示主设备要从从设备读取数据。
3. 应答（ACK/NACK）：每传输完一个字节（8位数据），接收方必须在第9个时钟脉冲期间将SDA线拉低，作为应答信号（ACK）。如果接收方没有拉低SDA（即保持高电平），则发出非应答信号（NACK），通常意味着传输结束或出错。
4. 数据帧：在地址得到应答后，主设备或从设备（取决于读写方向）开始逐个字节传输数据，每个字节后都跟随一个应答位。
5. 停止条件（STOP）：当SCL为高电平时，SDA线出现一个由低到高的跳变。这标志着本次传输的终止，总线恢复空闲状态。

MPC823的I2C控制器硬件会自动检测和生成这些起始、停止和应答信号，极大减轻了软件的负担。

2.2 MPC823 I2C控制器架构解析

MPC823的I2C控制器不是一个简单的移位寄存器，而是一个由多个子模块构成的复杂状态机。其核心模块包括：

• 波特率发生器（BRG）：这是主设备模式下时钟的“心脏”。它通过对系统时钟（BRGCLK）进行分频，产生符合I2C标准速率（标准模式100kHz，快速模式400kHz）的SCL时钟信号。其频率通过I2MOD寄存器的预分频字段（PDIV）和I2BRG寄存器的分频比（DIV）共同决定。
• 发送器与接收器：两者都是双缓冲结构。这意味着控制器内部有一个2字节深的FIFO（先入先出缓冲区）。发送时，CPU或DMA可以提前将下一个要发送的字节写入发送数据寄存器，而当前字节正在被移位输出；接收时，刚接收完的字节可以被CPU或DMA读取，而控制器同时正在接收下一个字节。这种双缓冲设计有效避免了因软件响应不及时导致的数据丢失或总线等待，提升了通信效率。
• 控制单元：这是整个控制器的“大脑”。它解析命令寄存器（I2COM）的指令，管理发送/接收状态机，处理总线仲裁（在多主竞争时决定谁赢得总线控制权），并更新事件寄存器（I2CER）来通知CPU发生了哪些事情（如发送完成、接收完成、出错等）。
• 参数RAM与缓冲区描述符环：这是MPC823通信处理器模块（CPM）的精华设计，也是其高效之处。它采用了一种基于描述符的数据管理机制。CPU并不直接与发送/接收移位寄存器打交道，而是预先在内存中准备好一些“任务单”（即缓冲区描述符），里面描述了数据在哪里（缓冲区指针）、有多长（数据长度）以及如何处理（控制位如是否产生中断、是否是最后一个缓冲区等）。控制器（通过SDMA通道）会自动根据这些描述符去搬移数据，完成后通过更新描述符的状态位和触发中断来通知CPU。这种“生产者-消费者”模式使得CPU可以批量准备数据，然后去处理其他任务，大大提高了系统效率。

注意：MPC823的I2C控制器在从机模式下，其SCL时钟由外部主设备提供，此时内部的波特率发生器不工作。在主机模式下，它才能主动产生SCL时钟。

3. 核心寄存器详解与配置心法

寄存器是软件与硬件对话的窗口。对MPC823 I2C控制器的编程，本质上就是对这些寄存器进行正确的读写。下面我们逐一拆解每个关键寄存器，并解释每个配置位背后的实际意义。

3.1 模式寄存器（I2MOD）：设定通信的“基调”

I2MOD寄存器位于地址(IMMR & 0xFFFF0000) + 0x860，它决定了I2C控制器的基础工作模式。

配置示例：假设我们需要在50MHz系统时钟下，使能I2C，禁用全局呼叫，启用时钟滤波，并设置预分频为8。那么I2MOD的值应计算为：EN=1,PDIV=10b (2),FLT=1,GCD=1,REVD=0。即二进制1 10 1 1 0 00=0xB0。

3.2 波特率发生器寄存器（I2BRG）：精确定时SCL时钟

I2BRG寄存器位于地址(IMMR & 0xFFFF0000) + 0x868，用于设置波特率发生器的分频系数DIV。SCL频率的计算公式为：SCL频率 = BRGCLK / [预分频值 * 2 * (DIV + 3 + (2 * FLT))]

其中，预分频值由I2MOD.PDIV决定（32, 16, 8, 4），FLT是I2MOD.FLT的值（0或1）。

计算实例：目标SCL频率为100kHz（标准模式），系统BRGCLK为50MHz，启用时钟滤波（FLT=1），预分频设为8（PDIV=10b）。

1. 公式：100,000 = 50,000,000 / [8 * 2 * (DIV + 3 + 2)]
2. 简化：100,000 = 50,000,000 / [16 * (DIV + 5)]
3. 计算：DIV + 5 = 50,000,000 / (100,000 * 16) = 31.25
4. 取整：DIV = 31 - 5 = 26(0x1A)

因此，需要向I2BRG寄存器写入0x1A。实际产生的频率会有微小误差，但通常在I2C协议允许的容差范围内。

实操心得：波特率计算是配置的第一步，也是最容易出错的一步。建议在代码中用一个函数封装计算过程，并打印出计算出的理论频率，便于调试。另外，I2C协议对时钟频率的精度要求相对宽松，但必须保证高低电平时间满足最小要求。如果通信不稳定，可以尝试略微降低SCL频率。

3.3 命令寄存器（I2COM）与地址寄存器（I2ADD）

• I2C命令寄存器（I2COM）：地址为(IMMR & 0xFFFF0000) + 0x86C。这个寄存器非常精简，但作用关键。

  • 位7 M/S：主从模式选择。1=主机模式；0=从机模式。模式切换前，务必先禁用I2C控制器（I2MOD.EN=0）。
  • 位0 STR：启动传输。在主机模式下，将此位置1会启动TX缓冲区描述符环中的数据发送流程。此位是“只写”的，读取始终为0。通常，在配置好所有缓冲区描述符后，软件执行一次“写1”操作来启动传输。

• I2C地址寄存器（I2ADD）：地址为(IMMR & 0xFFFF0000) + 0x864。

  • 位6:0 SAD：7位从机地址。当MPC823作为从设备时，必须将此寄存器编程为自己的I2C地址。当作为主设备且系统为单主模式时，必须将此寄存器清零。这是一个容易被忽略的坑！如果不清零，主设备可能会错误地响应与自己地址匹配的总线事件，导致行为异常。在多主模式下，主设备也需要配置自己的地址，以便在仲裁失败时能作为从设备被寻址。

3.4 事件与掩码寄存器（I2CER, I2CMR）：掌握控制器状态

I2C控制器通过事件寄存器（I2CER）报告其状态，而掩码寄存器（I2CMR）则用于控制哪些事件可以触发中断。

关键操作：I2CER是“写1清零”的。这意味着要清除某个事件标志位，必须向该位写入1，写入0无效。可以一次性写入多个1来清除多个标志。通常，在中断服务程序（ISR）中，第一件事就是读取I2CER的值，保存下来判断事件原因，然后立即向I2CER写入相同的值（即哪些位为1就写1）来清除标志，防止重复进入中断。

4. 参数RAM与缓冲区描述符环：高效数据管理的核心

这是MPC823 CPM架构的精髓，也是理解其I2C编程的关键。它实现了驱动与硬件的解耦，让数据搬运自动化。

4.1 参数RAM初始化

参数RAM是位于CPM内部双端口RAM中的一块特定区域，I2C控制器的基地址为I2C_BASE = (IMMR & 0xFFFF0000) + 0x3C80。我们需要初始化其中几个关键字段：

1. RBASE / TBASE：分别指向接收和发送缓冲区描述符表在双端口RAM中的起始地址。必须8字节对齐（即地址低3位为0）。例如，如果接收描述符表从0x2000开始，发送描述符表从0x2040开始，则RBASE=0x2000,TBASE=0x2040。
2. RFCR / TFCR：接收/发送功能码。主要设置字节序（BO位）。对于大多数PowerPC架构的MPC823，应设置为Motorola大端模式，即BO=10b。AT位通常使用默认值。因此，通常写入0x10即可。
3. MRBLR：最大接收缓冲区长度。它定义了每个接收缓冲区最大能容纳多少字节。CPU准备的接收缓冲区尺寸必须大于等于这个值。发送缓冲区的长度则由TX缓冲区描述符中的DATA LENGTH字段单独控制，不受此限制。

初始化这些参数后，需要通过CPM命令寄存器（CPCR）发送“INIT RX AND TX PARAMS”命令（对于I2C，命令码通常是0x11），让CPM的内部RISC控制器完成参数RAM的其余部分的初始化。

4.2 缓冲区描述符（BD）详解：任务的蓝图

缓冲区描述符是一个8字节的数据结构，包含控制和状态信息，以及一个指向实际数据缓冲区的指针。

接收缓冲区描述符（RX BD）格式：

Offset +0: [E | 0 | W | I | L | 0...0 | OV | 0] // 状态控制字 Offset +2: DATA LENGTH (实际接收的字节数，由CPM写入) Offset +4: RX DATA BUFFER POINTER (指向数据缓冲区的指针) Offset +6: (指针高位)

• E (Empty)：软件设置。1=此描述符关联的数据缓冲区为空，CPM可以放入数据；0=缓冲区已满或出错，CPU可以处理。CPM完成后会将其清零。
• W (Wrap)：软件设置。1=这是描述符环中的最后一个描述符，CPM处理完这个后，会跳回RBASE指向的第一个描述符。
• I (Interrupt)：软件设置。1=当此缓冲区关闭（E被CPM清0）时，触发RXB事件（可能产生中断）。
• L (Last)：CPM设置。1=此缓冲区包含消息的最后一个字符（即收到Stop条件或Start条件）。
• OV (Overrun)：CPM设置。1=接收过程中发生溢出错误。

发送缓冲区描述符（TX BD）格式：

Offset +0: [R | 0 | W | I | L | S | 0...0 | NAK | UN | CL] // 状态控制字 Offset +2: DATA LENGTH (要发送的字节数，由软件设置) Offset +4: TX DATA BUFFER POINTER (指向数据缓冲区的指针) Offset +6: (指针高位)

• R (Ready)：软件设置。1=此描述符关联的数据缓冲区已准备好发送；0=未就绪或已发���完成。CPM发送完成后会将其清零。
• W, I：同RX BD，分别控制环结束和中断使能。
• L (Last)：软件设置。1=此缓冲区包含消息的最后一个字节。对于最后一个发送缓冲区，必须置1，以便控制器在发送完后产生Stop条件。
• S (Start)：软件设置。1=在发送此缓冲区数据之前，先产生一个Start条件。如果这是整个传输的第一个缓冲区，则无论S位为何值，都会自动产生Start条件。此位用于实现“复合消息”（即一次Start后，连续与多个从设备通信而不释放总线）。
• NAK, UN, CL：CPM设置。分别表示无应答错误、发送下溢错误、仲裁丢失错误。

编程流程：

1. 在内存中创建数据缓冲区（用于存放要发送或接收的数据）。
2. 在双端口RAM中创建缓冲区描述符表（一个数组）。
3. 初始化每个描述符：设置W, I, L, S等控制位，写入DATA LENGTH（TX），填入数据缓冲区指针，并将E（RX）或R（TX）位置1，将其“交付”给CPM。
4. 将RBASE/TBASE指向描述符表的开头。
5. 使能I2C控制器，并设置STR位启动传输（主机模式）。
6. CPM的SDMA通道会自动根据R/E位为1的描述符，搬运数据，完成后更新状态位并触发中断。
7. 在中断服务程序中，检查I2CER，找到完成的BD，处理数据，然后必须将该BD的E（RX）或R（TX）位重新置1，并将其状态字清零（清除NAK等错误标志），才能将其重新放入环中供CPM下次使用。

5. 主从模式编程实践与代码剖析

理论说得再多，不如一行代码。下面我们以主机模式读取一个带内部地址的EEPROM（例如24C02）为例，展示完整的配置和驱动流程。

5.1 主机模式读取EEPROM实战

场景：从I2C地址为0xA0的EEPROM设备的内部地址0x00开始，连续读取16个字节。系统时钟50MHz，目标SCL频率100kHz。

步骤分解与代码实现：

1. 硬件引脚与基础配置

   // 假设相关寄存器地址已定义 #define IMMR (*(volatile uint32_t*)0xF0000000) // 示例地址 #define I2C_BASE ((IMMR & 0xFFFF0000) + 0x3C80) #define I2MOD (*(volatile uint8_t*)((IMMR & 0xFFFF0000) + 0x0860)) #define I2BRG (*(volatile uint8_t*)((IMMR & 0xFFFF0000) + 0x0868)) #define I2COM (*(volatile uint8_t*)((IMMR & 0xFFFF0000) + 0x086C)) #define I2ADD (*(volatile uint8_t*)((IMMR & 0xFFFF0000) + 0x0864)) #define CPCR (*(volatile uint16_t*)((IMMR & 0xFFFF0000) + 0x0044)) // 1. 配置Port B的I2C引脚功能 (PB26=SDA, PB27=SCL) // 设置引脚为外设功能、开漏输出、方向为输入（开漏模式下由外部上拉） // 具体寄存器操作取决于板级支持包，此处略去。 // 2. 禁用I2C控制器，以便安全配置 I2MOD = 0x00; // 3. 配置波特率 (BRGCLK=50MHz, FLT=1, PDIV=8, 目标100kHz) // 计算DIV = 26 (0x1A)， 见前文计算示例 I2MOD |= (0x02 << 5); // PDIV = 10b (除以8) I2MOD |= (1 << 4); // FLT = 1 (使能滤波) I2BRG = 0x1A; // DIV = 26 // 4. 清零自身地址寄存器（单主模式必须做！） I2ADD = 0x00; // 5. 配置为主机模式，但先不启动传输 I2COM = (1 << 7); // M/S = 1 (主机模式), STR = 0 // 6. 设置SDMA总线仲裁级别（根据系统需求，示例设为5） // 假设SDCR地址已知 *(volatile uint16_t*)((IMMR & 0xFFFF0000) + 0xXXXX) = 0x0001; // 7. 初始化参数RAM volatile uint16_t *i2c_param = (volatile uint16_t*)I2C_BASE; // RBASE: 假设RX BD表在DPRAM 0x2000 i2c_param[0x00/2] = 0x2000; // TBASE: 假设TX BD表在DPRAM 0x2040 i2c_param[0x02/2] = 0x2040; // RFCR/TFCR: 大端模式 *(volatile uint8_t*)((uintptr_t)&i2c_param[0x04/2]) = 0x10; // RFCR *(volatile uint8_t*)((uintptr_t)&i2c_param[0x05/2]) = 0x10; // TFCR // MRBLR: 最大接收长度16字节 i2c_param[0x06/2] = 16; // 8. 发送CPM命令初始化参数 CPCR = 0x0111; // 命令码0x11， I2C通道号（假设为1），执行 while (CPCR & 0x8000); // 等待命令完成（C/R位清零）

2. 准备缓冲区描述符与数据

   // 定义BD结构（简化版，实际需按8字节对齐） typedef struct { volatile uint16_t status; volatile uint16_t length; volatile void* buffer; } i2c_bd_t; // 在DPRAM中定义BD表和数据缓冲区 __attribute__((section(".dpram"))) i2c_bd_t tx_bd_table[2]; __attribute__((section(".dpram"))) i2c_bd_t rx_bd_table[1]; __attribute__((section(".dpram"))) uint8_t tx_buffer0[2]; // 用于“哑写” __attribute__((section(".dpram"))) uint8_t tx_buffer1[1]; // 用于发送读命令 __attribute__((section(".dpram"))) uint8_t rx_buffer[16]; // 接收数据缓冲区 // 初始化TX BD 0 (哑写：发送设备地址+写位，以及要读取的内部地址) tx_buffer0[0] = 0xA0; // 设备地址(7位) + R/W=0 (写) tx_buffer0[1] = 0x00; // 要读取的内部起始地址 tx_bd_table[0].status = 0xBC00; // R=1, W=0, I=1, L=0, S=1 (产生Start) tx_bd_table[0].length = 2; tx_bd_table[0].buffer = tx_buffer0; // 初始化TX BD 1 (发送读命令，数据内容无关紧要，占位用) tx_buffer1[0] = 0xA1; // 设备地址(7位) + R/W=1 (读) tx_bd_table[1].status = 0xB400; // R=1, W=1 (环结束), I=1, L=1 (产生Stop) tx_bd_table[1].length = 1; // 只发送地址字节，实际数据由从机发送 tx_bd_table[1].buffer = tx_buffer1; // 初始化RX BD (用于接收16字节数据) rx_bd_table[0].status = 0x9800; // E=1, I=1 rx_bd_table[0].length = 0; // 初始为0，由CPM写入实际长度 rx_bd_table[0].buffer = rx_buffer;

3. 启动传输与中断处理

   // 使能I2C控制器（最后一步） I2MOD |= (1 << 7); // EN = 1 // 启动传输 I2COM |= 0x01; // STR = 1 // 此后，硬件开始自动执行： // 1. 发送Start条件。 // 2. 发送TX BD 0的内容（0xA0, 0x00）。 // 3. 发送重复Start条件（因为S位在BD1未置1，但这是新消息的开始？这里需要根据协议调整）。 // 实际上，对于EEPROM的随机读，标准流程是： // - 发送Start + 设备地址(写) + 内部地址 -> 收到ACK // - 发送重复Start + 设备地址(读) -> 收到ACK // - 开始接收数据，主机最后回复NACK并发送Stop。 // 上述BD设置需要仔细设计S/L位以实现此流程。一个更常见的做法是使用一个TX BD完成整个命令序列。 // 此处为示例，简化了流程。实际中，可能需要将整个命令序列（写地址+读命令）放在一个BD中， // 或者利用多个BD的S/L位精确控制Start/Stop。 // 在I2C中断服务程序中 void I2C_ISR(void) { uint8_t events = I2CER; I2CER = events; // 写1清零 if (events & I2CER_RXB) { // 接收完成 // 检查RX BD的E位是否被清0 if ((rx_bd_table[0].status & 0x8000) == 0) { uint16_t recv_len = rx_bd_table[0].length; // 处理rx_buffer中的数据... // 处理完后，回收BD以供下次使用 rx_bd_table[0].status = 0x9800; // 重新置E=1, I=1，并清除状态位 rx_bd_table[0].length = 0; } } if (events & I2CER_TXB) { // 发送完成 // 检查TX BD的R位是否被清0，处理发送完成逻辑... } if (events & I2CER_TXE) { // 发送错误 // 检查TX BD中的NAK/UN/CL错误位，进行错误处理... } }

5.2 从机模式配置要点

从机模式的配置相对简单，因为时钟不由自己产生。

1. 清除I2COM寄存器的M/S位，��置为从机。
2. 在I2ADD寄存器中写入本设备的7位从机地址。
3. 不需要配置I2BRG（SCL由外部主设备提供）。
4. 同样需要配置参数RAM（RBASE, TBASE, RFCR, TFCR, MRBLR）并发送初始化命令。
5. 准备RX BD和TX BD。当外部主设备发起写操作时，数据会自动填入准备好的RX BD；当外部主设备发起读操作时，需要提前在TX BD中准备好要发送的数据，并设置好R位。
6. 设置STR位，使从机进入就绪状态，等待主机的寻址。

关键区别：在从机模式下，STR位的含义不同。置位STR并不会启动发送，而是让从机准备好其发送缓冲区。只有当接收到匹配自身地址且R/W=1的帧时，从机才会开始发送TX BD中的数据。

6. 常见问题排查与调试技巧实录

调试I2C通信，尤其是基于这种复杂BD机制的控制器，经常会遇到各种问题。以下是我在实际项目中踩过的坑和总结的排查方法。

6.1 通信完全无响应（SCL/SDA始终为高）

• 检查硬件：这是第一步。用示波器或逻辑分析仪测量SCL和SDA线。确保上拉电阻（通常4.7kΩ-10kΩ）已正确连接，电压电平正常（3.3V或5V）。检查MPC823的I2C引脚是否已正确配置为外设功能（而非GPIO）。
• 检查初始化序列：是否在修改I2MOD其他位之前，先清除了EN位？这是手册反复强调的，也是最容易忽略的一步。错误的配置顺序会导致控制器行为异常。
• 检查主从模式与地址：在单主系统中，是否忘记了将I2ADD寄存器清零？如果未清零，主设备可能会错误响应，导致总线冲突或锁死。
• 检查BD就绪状态：主机模式下，启动传输（STR=1）前，第一个要使用的TX BD的R位是否已置1？如果R=0，控制器会认为没有数据要发送，不会产生任何总线活动。同样，从机模式下，接收前RX BD的E位、发送前TX BD的R位必须置1。

6.2 能发送起始条件和地址，但收不到应答（NACK）

• 从设备地址错误：确认7位设备地址和读写位组合是否正确。例如，EEPROM 24C02的7位地址可能是0x50，那么写操作地址字节是0xA0(0x50<<1 | 0)，读操作是0xA1。
• 从设备未上电或损坏：检查从设备的电源和接地。
• 总线冲突或从设备忙：某些设备（如EEPROM）在写入周期内会不响应。需要查询数据手册，在写入操作后添加足够的延时（软件实现）。
• 时序问题：虽然I2C对频率要求不严，但高低电平时间必须满足从设备的最小时序要求。如果SCL频率过高，可能导致从设备来不及响应。尝试降低I2BRG的分频值，减慢通信速度。

6.3 能收到数据，但数据错误或错位

• 字节序（BO）设置错误：检查RFCR和TFCR寄存器的BO位。对于PowerPC大端系统，通常应设置为10b（Motorola模式）。如果设成了小端模式，你收到的多字节数据的高低字节顺序会是反的。
• 数据位顺序（REVD）设置错误：I2MOD.REVD位必须为0（先传MSB）。如果误设为1，则每个字节的比特位顺序都会反转，导致数据完全错误。
• 缓冲区指针或长度错误：确保TX BD的DATA LENGTH字段与实际数据缓冲区中的字节数一致。确保数据缓冲区指针指向有效的内存地址，并且该内存区域是可被CPM的SDMA访问的（例如在缓存一致性问题上，对于缓存内存可能需要执行cache flush操作）。

6.4 中断无法触发或频繁进入中断

• 中断使能未配置：除了设置I2CMR寄存器使能相应事件中断外，还需确保CPU核心层面的中断控制器（如MPC823的SIU）已正确配置，将I2C控制器的中断线映射到有效的IRQ，并全局使能中断。
• 中断标志未清除：在中断服务程序中，必须读取I2CER后，向其写入相同的值来清除标志位。如果忘记清除，该中断标志会一直存在，导致CPU不断进入中断。
• BD控制位I未设置：在缓冲区描述符中，如果希望该BD操作完成后触发中断，必须将其I位置1。
• 中断服务程序处理太慢或阻塞：如果中断处理时间过长，或者在处理期间禁用了全局中断，可能会导致后续中断丢失或堆积。

6.5 使用逻辑分析仪进行诊断

逻辑分析仪是调试I2C的终极利器。抓取SCL和SDA信号，你可以清晰地看到：

• 起始/停止条件是否产生？
• 地址字节是否正确？
• ACK/NACK是谁发出的？如果从设备回复NACK，波形上第9个时钟周期SDA为高。
• 数据字节是否正确？
• 时钟频率是否符合预期？
• 总线是否被意外拉低（可能指示硬件短路或设备故障）？

将逻辑分析仪的解码功能设置为I2C，可以直观地看到解析出的地址、数据和命令，极大提升调试效率。

最后，MPC823的I2C控制器功能强大但配置稍显复杂，其基于缓冲区描述符的架构是性能的关键，同时也带来了更高的学习成本。我的经验是，在初期调试时，可以暂时不使用中断，采用查询方式（轮询I2CER或BD的状态位），让流程更直观。等基本通信调通后，再切换到中断模式以提升效率。务必仔细阅读数据手册中关于时序、寄存器位依赖关系的每一个备注（Note），这些往往是解决问题的关键。