本章学习成果预览

目录

1.软件版本

2.中值滤波器顶层模块原理

3.中值滤波器顶层模块的verilog实现

3.1 提取3*3窗口中九个像素

3.2 中值滤波器顶层模块

4.中值滤波器的RTL结构图

欢迎订阅FPGA/MATLAB/Simulink系列教程

《★教程1:matlab入门100例》

《★教程2:fpga入门100例》

《★教程3:simulink入门60例》

《★教程4:FPGA/MATLAB/Simulink联合开发入门与进阶X例》