Cadence软件安装

吴川斌的博客

下载如下三个文件：

Cadence SPB 16.6.iso文件选择装载：

装载后如下：

打开AleegoCrackMaster软件：

运行AleegoCrackMasterV3.exe






点击开始安装

点击确认安装：





安装完成

安装补丁包

选择前面下载的补丁包，解压后选择Hotfix_SPB16.60.115_wint_1of1.exe


选择下一步，开始安装


选择确认安装


安装完成

Cadence报错Memory exhausted

暂时没找到解决办法，用的时候可以先不管，大家尽量用正版。

DRC功能使用不了，点击Run没反应

DRC功能选项位置：

具体表现为：

• 点击RUN没有反应
• Apply灰色
• 同时Options->Use Properties(Mode)不显示内容，下拉框空白，在Options下会显示出下方图片以外内容的其他的内容
• Report路径无法浏览/修改
• 点击Option下方的其他选项也没有反应。
  

方案一（优先，成功率最高）：关闭中文界面

• 菜单：Options → Extended Preferences…
• 取消勾选Use Local Language (Requires Restart)
• 完全退出Capture（关掉所有窗口）
• 重新打开工程和DRC，很多人做完这一步后，Run即可正常执行。

但是Cadence17.4没有Use Local Language这个选项，这是正常的，这个选项主要在OrCAD 23.1/24.x才有，Capture17.4本身也不提供中文界面，所以在Extended Preferences里找不到它。需要改 orCEFSettings.ini文件，加上lang=en-US，并确保工程和DRC报告路径为纯英文。

对于有Use Local Language这个选项的，首先点击Optins->Extended Preferences…，然后取消勾选 Use Local Language（默认情况是勾选的），最后重启即可

方案二：改配置文件强制英文

若方案一无效：

• 完全关闭Capture
• 找到安装目录下的配置文件（常见路径）：C:\Cadence\SPB_17.4\tools\bin\orCEFSettings.ini，或在开始菜单OrCAD图标上右键 → 打开文件所在位置，再搜索orCEFSettings.ini
• 用记事本打开，在末尾添加一行：lang=en-US
• 保存后重启Capture

方案三：工程路径和DRC报告路径不能含中文

中文路径会导致ORCAP-1349等错误，DRC直接失效。

1、移动工程
把整个工程复制到纯英文路径，例如：D:\Projects\MyDesign\，路径中不要有：中文、空格、特殊符号。

2、修正DRC报告路径（若曾用中文路径跑过DRC）

• 关闭Capture
• 打开用户配置目录下的Capture.ini，常见位置：D:\Cadence\SPB_Data\cdssetup\OrCAD_Capture\17.4.0\Capture.ini
• Capture.ini文件可以通过View-Command Window，输入GetIniPath命令找到路径
  
• 找到类似这一行：DRC Report File=某中文路径\xxx.DRC，改成纯英文路径，例如：DRC Report File=D:\DRC\MyDesign.DRC
• 先建好D:\DRC 文件夹，再重启Capture

实际操作在Capture.ini文件里找不到DRC Report File的内容，这是因为从未成功跑过DRC。

方案四：Options页正确设置后再Run

界面恢复正常后，在Options页（不是Rules Setup）设置：

然后在Rules Setup勾好Batch规则，直接点Run。

关于Apply灰色：这可能是正常的，在17.4 里：

• Rules Setup页的修改 不一定需要点Apply
• 很多情况下Apply灰色仍可直接Run
• 真正要先修的是Options页和语言/路径问题

只有Options页能正常操作时，Run才会有效。

最终解决

修改了C:\Cadence\SPB_17.4\tools\bin\路径下的orCEFSettings.ini，已经加了一行：lang=en-US。然后通过GetIniPath找到的Capture.ini文件中的DRC路径，但是在Capture.ini中查找没有DRC Report File选项，目前还没有解决。后面尝试把.DSN文件重新放在一个新建的全英文路径下，打开就能运行DRC了。

DRC设置

Options页（先设这里）

Rules Setup页（核心）

先分清两种检查模式，出网表前要做的是Batch DRC，不要只勾Online。

Electrical Rules（电气规则）— 建议Batch全勾

Physical Rules（物理规则）— 出PCB前Batch必勾

Simulation Rules
仅做PSpice仿真时需要；只做PCB可不勾。

Custom DRC
一般默认即可；有特殊企业规则再勾。

最终勾选如下：

Report Setup页（报告）

不勾也能跑DRC，只是少生成部分报告内容。

Electrical DRC Reports（电气报告）

Physical DRC Reports（物理/封装报告）

ERC Matrix页

用于定义引脚类型之间能否相连（如Output不能接Output）。

• 默认矩阵一般够用
• 有特殊接口（如开漏、双向）时再改
• 不确定时先保持默认，不要大改

运行检查

• 勾选完成后点Apply（若可用）
• 点Run
• 查看结果：
  • 原理图上的红色DRC标记
  • 工程目录下的.drc报告
  • 菜单View → Others → Online DRCs（在线结果面板）

Cadence内容涵盖

原理图元件库开发、原理图绘制、原理图编辑及后处理、PCB零件库开发、PCB布局、约束设计、PCB布局、PCB布线、铺铜、光绘文件的输出。

Cadence主要功能

电路原理图设计、PCB设计、电路仿真。

Cadence功能模块

• OrCAD Capture CIS：原理图设计工具。
• OrCAD Capture CIS Lite：OrCAD Capture CIS和OrCAD Capture CIS Lite不是两个完全不同的软件，而是同一套Capture CIS，Lite是免费/无正式授权时的受限模式。
• OrCAD Capture：OrCAD Capture和OrCAD Capture CIS不是同一个东西：CIS = Capture + 器件数据库（CIS）功能。
• Design Entry CIS：原理图设计工具。支持多种网表格式输出。
• Design Entry HDL：原理图输入工具。提供原理图输入和分析环境。
• Layout Plus：原OrCAD公司PCB设计工具。很少使用。
• Layout Plus SmartRoute Calibrate：原OrCAD公司Layout Plus的布线工具。
• Library Explorer：数字设计库管理软件，可调用建立的元件符号和模型。
• Model Integrity：器件IBIS及SPICE模型的编辑验证工具。
• Online Documentation：在线帮助文档。
• PCB Editor：印制电路板设计工具。PCB设计中最主要的设计工具。
• PCB Librairan：Allegro库开发管理工具。
• PCB Router：Allegro布线工具。
• PCB SI：Allegro仿真工具。
• Physical Viewer：Allegro的浏览器模块。全称应该是Allegro Free Physical Viewer，比如Allegro Free Physical Viewer 17.2
• Project Manager：Design Entry HDL的项目管理工具。
• SigXplorer：网络拓扑结构提取、编辑和仿真模块。
• PCB Editor Utilities：小工具箱。

一般使用Design Entry HDL或Design Entry CIS设计电路原理图；使用PCB Editor进行电路板约束设置、布局与布线；使用PCB Router自动布线；使用PCB SI和SigXplorer进行电路仿真；使用Model Integrity管理器件IBIS及SPICE模型。

Allegro Design Entry CIS 和 OrCAD Capture CIS 的区别

Cadence 公司简介

Cadence 公司不像 Alitum 只做电子设计自动化（EDA）设计软件，它旗下有两个产品链，一个是 IC 产品也就是半导体知识产权（IP），一个是电子设计自动化（EDA）软件。而我们说所的原理图和PCB绘制，其实是属于电子设计自动化（EDA）软件下的PCB设计工具范畴的。

其中PCB设计工具又分成PO系列和PS系列，PO中低端系列，也就是OrCAD系列，PS是高端系列，有的人称其为Allegro系列，其实并不准确。

其实OrCAD这个产品线是Cadence收购来的，Allegro才是嫡系。

Allegro Design Entry CIS

Cadence 公司在收购OrCAD之前，它的原理图工具叫Concept HDL，PCB工具就是Allegro，也就是Allegro的PCB Editor，另外还有SI工具（做信号完整性分析的）。

后来收购了以后，为了整合产品线，Cadence以前的Concept HDL，名称改为Design Entry CIS，又同时把Orcad的原理图仿真工具 PSpice AD 和 PSpice AA 整合成一个产品包，并改名为AMS Simulator 。而这些部分就是上面所说的高端产品线（PS）部分。但是该部分依然包含有Capture CIS设计工具。

Concept HDL 更好主要是可定制，但可定制就意味着上手难些，Concept HDL 掌握后用起来很方便，但通用性很差，难以转换使其它软件可用，包括连AutoCAD也不支持。

如果用Concept HDL 做原理图，Allegro 做PCB，原配做搭档，肯定是最好的两个EAD。但是很不好的是 Concept HDL 做原理图想用好就不是那么容易的事情。Concept HDL很难学，上手比较慢，资料少，而且和别的软件很难交互，设置啊什么的都比较复杂，特别是制作一个原理图器件，就特别麻烦，必须和封装对应好，还得提取到封装里的pin号，对应好了才能用，图纸也不如OrCAD美观。但是它很严谨，而且是原配软件，与Allegro交互的时候也麻烦很少。

Concept HDL 软件的通用平台多。
支持的平台有：SOLARIS、Linux/UNIX、BSD 、Windows

OrCAD Capture CIS

原先OrCAD旗下有三个工具，原理图工具Caputre CIS，原理图仿真工具PSpice AD和PSpice AA，还有一款PCB布局布线工具Orcad 的Layout（Plus）。

Cadence收购了OrCAD之后，就完全将Orcad的Capture CIS和Pspice与自身的产品做了无缝整合而摒弃了Orcad以前的Layout（Plus）。目前Cadence的Allegro已经完全作为PCB布线工具整合到OrCAD系列中。

Capture (CIS)是原先的OrCAD原理图工具。 它的PCB工具是Layout。Cadence 买入Orcad之后，把 OrCAD Capture (CIS) 作为一件除了Concept HDL以外的原理图工具（但是它们的原理图库是不可以共用，Allegro的Part Developer提供了这两种库的互转），而它的PCB工具则直接变为Allegro。

Capture（CIS）是应用最广泛的EDA软件(全世界使用率的NO.1)，操作性虽差了点，但没有Concept难以转换的缺陷，其它功能并不比Concept少，尤其是可以转换到Mentor，PADS或者是AD。所以它的兼容性要好过Concept HDL。自然而然用Capture（CIS）+ Allegro也不是什么难事。

CIS只支持 Windows

PCB Editor

破解版打开会有如下，一般使用Allegro PCB Design GXL (legacy)




图里是Cadence启动时的Product Choices（许可证/产品选择）窗口。这个窗口是 Cadence 启动时的 Product Choices（许可证选择），列出来的是 License Server 上所有可用授权，不是让你每个都试一遍。做布局布线，只选PCB Editor布局类产品；SI/PI/Sigrity/Librarian等是分析或库管理，不是日常布板主程序。


一般原则：

• 有Allegro PCB Designer或更高Allegro布局授权
  • 优先选Allegro PCB Designer (was Performance L)，或Allegro PCB Design XL/GXL（若只有legacy授权）
• 只有 OrCAD 授权：
  • 选OrCAD PCB Designer Professional（不要选 Standard，除非只有这一个且只是简单板）
• 不要用 SI / PI / Sigrity / Librarian 做日常布板

16.6里OrCAD与Allegro共用同一 .brd 数据库，工程可互开；差别主要在 功能授权，不是文件格式。

OrCAD与Allegro布局版对比（简表）：

结论：做正经布局布线，至少选 OrCAD PCB Designer Professional；有 Allegro 就选 Allegro PCB Designer 或更高。

Legacy名称对照（图里的 GXL/XL/L）：
6.6 仍保留旧名，层级大致为：

• 有GXL/XL：复杂、高速、多层板优先用
• 只有Allegro PCB Designer：对大多数项目已够用
• OrCAD Professional：中小项目、成本敏感时足够

Available Product Options

选Allegro PCB Designer后出现的勾选项，是 附加功能模块（有授权才可选，灰色=没买）：

日常布局布线：主产品选对即可；高速板再勾High-Speed，HDI再勾Miniaturization。

启动时实用设置：

Allegro Viewer

Allegro Viewer分为OpenGL版本和No OpenGL版本

两者唯一区别是，是否显示网络名，视个人习惯而定，可打开或关闭。

Cadence中的文件类型

OrCAD Capture是Cadence公司用来进行原理图绘制的一个EDA软件，能用这个软件打开的常用的几个文件后缀名为.dsn、.opj、.olb、.lib、.net，这些文件后缀具体表示的意思如下。

这些文件中最重要的是.DSN文件，如下图，当我的文件夹中只有一个.DSN文件，我用OrCAD Capture打开我的文件，然后关闭，会发现我的文件夹里面多出来了一个.opj文件。因为当没有.opj文件的时候，OrCAD Capture会自动生成一个和.dsn文件同名的工程文件，但大写字母会变成小写，这需要注意下。


.dsn文件是原理图文件，主要用于存储电路设计的原理图信息。它是OrCAD Capture中最核心的文件类型，包含了电路设计的所有细节。如果.dsn文件丢失，整个设计需要重新绘制，因此它是不可或缺的。

.opj文件是工程文件，当使用OrCAD打开.dsn文件时，软件会自动生成一个与.dsn文件同名的.opj文件（但文件名中的大写字母会变成小写）。这个文件主要用于记录.dsn文件的工程信息，例如项目设置、文件路径等。即使.opj文件被删除，只要.dsn文件存在，重新打开后软件会再次生成一个新的.opj文件。

需要注意的是，.dsn文件是设计的核心文件，而.opj文件只是辅助文件。在实际使用中，确保.dsn文件的完整性是最重要的，而.opj文件可以在需要时由软件自动生成。

Cadence中design cache里的器件缓存如何转化为原理图.olb文件

Design Cache本身不是.olb文件，不能直接复制出来当库用。它是嵌在.dsn工程里的器件缓存；要复用到其他项目，需要把里面的器件Copy到一个新建的.olb库再保存。

先理解Design Cache是什么：

• 放置器件时，Capture会把符号复制一份进Design Cache
• 这些缓存写在.dsn二进制文件里，Project Manager里看到的Design Cache只是视图
• 没有独立的design_cache.olb可直接拷贝
• 所以正确做法是：Design Cache → 新建/目标 .olb → 保存到公共库目录。

标准导出步骤（最常用）：

• 第一步：新建目标库
  • File → New → Library
  • 工程里会出现 library1.olb（或类似名称）
  • 选中该库 → File → Save As
  • 保存到公共目录，例如：D:\Libs\MyProject_Parts.olb
• 第二步：从Design Cache复制器件
  • 在Project Manager展开Design Cache
  • 选中要导出的器件（Ctrl 多选，Shift 连选）
  • 右键 → Copy（或 Edit → Copy）
• 第三步：粘贴到目标库
  • 在Project Manager中单击选中目标 .olb（例如 MyProject_Parts.olb）
  • 右键 → Paste（或 Edit → Paste）
  • 再次 File → Save 保存库
• 第四步：在新工程中使用
  • 打开新工程
  • Place → Part → Add Library，或右键 Libraries → Add Library
  • 选择 MyProject_Parts.olb
  • 正常 Place Part 放置

OrCAD中part和database part区别

part是软件自带或者自己封装的元器件，database part是公司内部服务器或者自己搭建的元器件库中的元器件，没有本质区别。

OrCAD中不同页面的连接关系应该怎么处理

对于不同页面的连接关系，我们需要使用添加分页连接符的方式来进行连接。分页连接符有两种，一种是Off-Page Connector，一种是Port，都可以实现不同页面的连接，操作方式如下：

（1）放置Off-Page Connector的操作方法。

第一步，单击菜单命令“Place”→“Off-Page Connector”或“Place”→“Hierarchical Port”，如下图所示，在弹出的界面中进行参数设置。


第二步，在“Off-Page Connector”的设置界面中，分页符的库系统是自带的，在“Libraries”中可以添加自己创建的库，一般情况下用系统自带的即可，一共有两个Symbol，分左右两个方向，根据实际连线情况进行选择，“Name”选项中输入所要连接的网络名即可。

（2）放置Port的操作方法

放置Port的设置情况与Off-Page Connector是类似的，如下图中选择一个Port的类型，然后根据连线方向选择左/右连接符，“Name”选项中输入所要连接的网络名即可。

OrCAD中Net Alias与Off-Page Connector有什么区别

Net Alias与Off-Page Connector都是用于连接网络的标号，它们之间的区别如下：

• Net Alias与Off-Page Connector都可以用于同一页面内的网络连接。
• Off-Page Connector可以用于不同页面之间的网络连接，而Net Alias不能实现此功能。
• 二者是包含关系，Off-Page Connector包含Net Alias的功能，一般情况下，平坦式的原理图中都是同页面内的网络使用Net Alias或者连线的方式进行连接，不同页面内的网络使用Off-Page Connector进行连接。

OrCAD中总线应该如何命名

在前面的问答中，我们已经创建好了总线，创建好总线以后，我们需要在总线上放置总线的名称，也就是网络标号，按照网络一一对应。总线的命名方式如下：

• Busname[0：64]，其中，Busname是总线名称，0到64是总线中包含的分支数目。
• Busname[0…64]，其中，Busname是总线名称，0到64是总线中包含的分支数目。
• Busname[0-64]，其中，Busname是总线名称，0到64是总线中包含的分支数目。

在命名总线时，放置的是网络标号Net Alias，单击菜单命令“Place”→“Net Alias”或者按快捷键“N”进行放置，如图3-27所示，放置时有以下三个方面注意事项：

• 一是总线名称与中括号之间不能出现空格，不然无法进行连接。
• 二是总线名称不能以数据结尾，例如Busname0、Busname1这类的名称是不允许的，系统不能识别。
• 三是总线上放置好网络标号以后，双击总线，可以查看属性，是有Name属性的，如下图所示。
  
  

总线与信号分支线之间应该如何进行连接

• 第一步，放置总线入口“Bus Entry”，单击菜单命令“Place”→“Bus Entry”或者按快捷键“E”来进行放置。
• 第二步，“Bus Entry”会悬挂在鼠标上，按快捷“R”可以进行旋转，选择好正确的方向，然后放置到总线上，与总线进行连接。
• 第三步，在放置“Bus Entry”时，放置好一个以后，按快捷键“F4”可以进行快速放置，也可按住“Ctrl”键，用鼠标拖动来进行快速放置。
• 第四步，放置好“Bus Entry”以后，需要做的就是将每一个信号的分支连线与总线入口连接上，使用Wire连线的方式先将一根信号线连上总线入口，然后在Wire连线上放置上网络标号，网络标号命名方式要与总线保持一致。
• 第五步，放置好一根以后，可以直接按快捷键“F4”进行快速放置，或者是按住“Ctrl”键，鼠标选中Wire线进行拖动，连接其他信号线，Wire连线上的网络标号也会按照命名方式进行递增，这样就能快速地将总线与分支连线连接好。

OrCAD为什么有总线的概念（总线如果想要跨页，要使用分页连接符）

有时候，灵活往往意味着不规范，容易出错。比如在Altium Designer中,默认情况下net是全局变量，不同页中的相同net是连在一起的，那么再使用分页连接符又有什么必要呢。反观OrCAD，有分页连接符，就强制用户使用分页连接符在不同页之间连接(电源类全局变量除外)，这样看到一个net，如果没有和分页连接符相连，很容易知道这个net只在该原理图页中出现，容易看出net结构。不然的话，还得担心其他页也有这个net，不方便了解电路结构。

OrCAD中使用Bus总线有哪些注意事项

在OrCAD中使用Bus总线的时候，有以下几个注意事项：

• 总线不是强制使用的，不使用总线也是可以的，使用总线构架会使原理图更加清晰，分析原理图更加透彻。
• 总线与信号分支线之间的连线只能通过网络标号Net Alias来进行电气连接，否则是连接不上的。
• 如果不使用总线入口Bus Entry来进行连接，直接将信号分支线连接到总线上也会显示连接点，但是这样信号线与总线并没有真正连接上，一定要通过Bus Entry的方式来连接总线与信号分支线。
• 总线的命名方式一定要按照前面问答中所要求的那样，三种命名方式任选一种，然后使信号分支线的网络标号的命名方式与总线的保持一致，如总线的命名方式为DQ[0：64]，那么分支信号线则为DQ0、DQ1、DQ2……依次递增。
• 若两段总线形成T形连接，则自动放置连接点，电气上是互连的。两段十字形的总线默认没有连接点，要形成电气互连，必须手动放置连接点。

OrCAD中ROOM属性的概念

将一个或一些元件定义在一个ROOM的好处是，在进行PCB布局时可以按ROOM定义摆放元件，从而大大提高摆放效率。

OrCAD使用注意事项

• 多部分元器件中，对于homogeneous类型元器件，元器件每个部分一样，对于heterogeneous类型元器件，元器件每个部分不一样。
• crtl+insert 复制，shift+insert 粘贴
• off-page connector分页符，连接不同页原理图信号
• 快捷键不分大小写
• bus entry表示bus的分支连接线，总线也需要跨页连接符
• reference表示位号，tol为精度属性
• room属性用于pcb布局按room定义摆放元件
• 显示不全需要安装补丁
• 双击元器件属性，new property新建新属性，pivot表示横向显示
• ORCAD通过封装名称来匹配pcb footprint封装，原理图库和pcb库分来的，原理图库中新建元器件时可以先view package

Cadence 常见问题解决办法

Net has no driving source

如下图：

原因：提示无驱动电压源，这是芯片的管脚设置了电气属性造成的。

解决方法：
方式1：如果不仿真的话，就可以忽略。
设置方法：
然后，选择 “Electrical Rules”，对 “Check no driving source” 不勾选。

方式2：在库里面将相对应的管脚修改其电气属性为passive就可以了。

进入edit part 状态。此时，显示的是第一部分。点击view->next part，就显示下一个部分了。找到所需部分，进行编辑就可以了。

Net has fewer than two connections

如下图：

原因：提醒你有个网络只有一个端口、也就是说他没有连接到别处。

解决办法：
1、正确连接到其他网络端口。
2、删除此单个端口不连的网络。

cadence中元件修改后无法添加到电路中去

报错：Part xxx is out of date with respect to the design cache，原因是我们更改了原理图库，但没有更新造成的，在对应的opj工程文件下，点击Design Cache，然后右键对应的器件Update Cache


然后显示如下界面，点击Yes

Cadence17.4导出PDF图纸

选择File-Print Setup

需要设置导出为WPS PDF，选择第一个可能只能导出一页。

然后选择File-Print

选择OK

Cadence导出BOM

Cadence OrCAD Capture 16.6/17.4导出BOM，大致可以分成下面几类。16.6和17.4菜单路径基本一致，差别主要在CIS报表底层数据（17.4部分场景从Access .MDB改为SQLite）和界面细节。

Tools→Bill of Materials（标准 BOM）

适用：Capture 基础版，或CIS下只想快速导出原理图属性。选中.DSN → Tools → Bill of Materials

特点：

• 通过Header + Combined property string自定义列
• 输出Tab分隔的.bom / .txt
• 可勾选Open in Excel
• 不读CIS元件库（价格、交期、实时库字段拿不到）
• 相同器件可合并一行（Use instances）或每位号一行（Use occurrences）
• 适合：封装、位号、Value、自定义料号属性等已在原理图上维护好的场景。

Header + Combined property string自定义列

例如 Header:Item\tOption\tQuantity\tType\tReference\tValue\tPCB Footprint\tPart Number Combined property string:{Item}\t{Option}\t{Quantity}\t{Type}\t{Reference}\t{Value}\t{PCB Footprint}\t{Part Number}或 Header:Item\tQuantity\tType\tReference\tPart\tFootprint\tManufacturer PN\tManufacturer\tDescription\tMK Part Number\tManufacturer PN2\tManufacturer2\tMK Part Number2Combined property string:{Item}\t{Quantity}\t{Type}\t{Reference}\t{Value}\t{PCB Footprint}\t{Manufacturer PN}\t{Manufacturer}\t{Description}\t{PART_NUMBER}\t{Manufacturer PN2}\t{Manufacturer2}\t{MK Part Number2}主要和器件的属性对应上

Reports→CIS Bill of Materials→Standard（CIS标准BOM）

适用：有Capture CIS授权、元件从CIS库放置——量产采购BOM首选。Reports → CIS Bill of Materials → Standard（也可在 Part Manager 窗口里走同一菜单）

特点：

• 从CIS元件库取料号、厂商、分销商、封装等
• 图形化选列（Output Format），可保存Template Name模板（如Eng BOM、Purchasing BOM）
• Part Reference Options：
  • Standard：相同料号合并一行
  • Standard – Separate Line Per Part：每位号一行
  • Compressed：位号压缩为R1–R14
• 勾选Export BOM report to Excel直接出Excel
• 支持BOM Variants（在Part Manager里定义后，Variants下拉选择）
• 保存格式：TAB、CSV、Access（给Crystal用）
• 官方说明：做正式采购BOM时，不要用Tools → Bill of Materials，应使用Reports → CIS Bill of Materials，才能用到库数据。

Reports→CIS Bill of Materials→Crystal Reports

适用：公司有固定BOM版式（页眉页脚、合计、筛选、多表等）。Reports → CIS Bill of Materials → Crystal Reports → 选择 .RPT 模板 → 生成/导出

特点：

• 用SAP Crystal Reports做.RPT模板（制作模板需装Crystal Reports）
• 生成报表时不一定需要本机装Crystal
• 格式能力强于Standard BOM
• 17.4社区反馈：内部数据源机制有变化，个别字段长度限制与16.6表现可能不同

Reports→Variant Report（设计变体报表）

适用：同一原理图多个装配版本（贴/不贴、不同料号）。Part Manager → Reports → Variant Report

前置：Part Manager里定义Groups、BOM Variants，并标记Not Present、Link Database Part等。

特点：

• 侧重变体差异对比（哪些位号在哪个版本贴装）
• 正式采购BOM仍一般用CIS Standard BOM + 选对应Variant

相关菜单：

• View → Variant View Mode：原理图上灰显/高亮变体器件

16.6 vs 17.4差异（BOM相关）

Cadence原理图设置显示器件位号属性

OrCAD Capture（原理图）

• 选中器件 → 右键Edit Properties
• 找到Part Reference（如U1、R1）
• 勾选该属性的Visible，或在属性页把显示设为可见
• 全局默认：
  • Options → Preferences → Grid Display/Miscellaneous（版本略有差异）
  • 或原理图页Options → Schematic Page Properties → Grid Reference
• 批量显示：框选器件 → Edit → Properties → 勾选Part Reference的Visible

实际操作：

选择Disp…