做SPAD的人这两年应该都有同感单光子雪崩二极管这个器件从实验室里的“高冷”探测器件一步步走进了消费电子、车载激光雷达、医疗影像这些量产赛道。而X-FAB这次在180nm XH018工艺上扩展新的隔离层类别专门为SPAD集成优化方向上就非常值得聊一聊。我自己一直在跟踪X-FAB的180nm平台因为做单光子探测芯片的人绕不开这个工艺节点它不像先进制程那样动辄千万级光罩费又能提供足够的模拟和数字集成度关键是它做SPAD器件本身有天然优势。X-FAB这次新增的隔离层类别恰好解决的是SPAD阵列最容易翻车的两个问题——暗计数率DCR和串扰Crosstalk。这篇东西我会把这次更新的技术含义拆开讲包括SPAD器件的工作原理、为什么180nm是主流选择、新隔离类别解决了什么、对像素设计和读出电路有什么影响再结合佳能这类消费级SPAD方案的落地场景聊聊流片和测试里常见的坑。对于准备用XH018做SPAD阵列的工程师、以及想评估这颗工艺来做ToF或者激光雷达芯片的产品经理这篇文章应该能帮你省下不少扫DATASHEET和逛论坛的时间。1. 为什么SPAD集成在180nm工艺上成了香饽饽1.1 从单光子探测到“像素级”系统SPAD的本质先快速对齐一下SPAD是啥。SPAD全称Single Photon Avalanche Diode单光子雪崩二极管工作的时候被偏置在盖革模式也就是PN结的反向偏压高于雪崩击穿电压。这时候只要有一个光子进入耗尽区激发出一对电子空穴对载流子在强电场下被加速、碰撞电离就会引发一个自持雪崩产生一个幅度很大的电流脉冲。这个脉冲通过淬灭电路复位然后等待下一个光子事件。它本质上是一个数字化的光子计数器光子来了输出一个脉冲没来就保持静默。这个特性让它特别适合做时间相关单光子计数TCSPC、飞行时间ToF测距、以及各种弱光检测场景。跟传统的模拟CISCMOS图像传感器比SPAD不需要低噪声模拟读出链路像素内可以直接做阈值判断、时间数字转换器TDC、甚至直方图处理系统架构可以做得非常集成。这里有个关键参数光子探测效率PDE它等于量子效率乘以上雪崩触发概率。而暗计数率DCR则是没有光照时单位时间产生的伪脉冲数量。做SPAD的人每天就在PDE、DCR、串扰、后脉冲、死区时间这几个指标之间反复权衡。1.2 180nm的不可替代性不是越先进越好很多人会问SPAD为啥不用更先进的制程答案其实很实在——先进制程的低压器件压根不适合做SPAD。SPAD需要的是能够在较高反向偏压下工作、同时保持低缺陷密度的结结构。在65nm以下栅氧极薄、结深极浅、阱浓度高雪崩击穿电压可能只有几伏特电场过于集中很容易出现边缘提前击穿暗计数率更是高得离谱。180nm这个节点则处在“能做高性能SPAD”和“能集成复杂逻辑”的黄金交叉点。它的高压器件选项允许设计者通过外延层、深阱、埋层这些结构设计出低DCR的高电场区同时它的逻辑门密度虽然比不上先进制程但做像素内TDC、计数器、SPI配置接口完全够用。X-FAB的XH018本身是0.18微米BCD工艺里面集成了多种电压等级的CMOS、LDMOS、以及无源器件对混合信号设计特别友好。这次X-FAB特意扩展“隔离类别”就是一个很重要的信号SPAD阵列在向更大面阵、更密像素间距发展而传统工艺里用于隔离器件的标准结构在SPAD密集阵列里会变成串扰和暗计数的放大器。所以必须有针对性的隔离方案而不是简单拿一个标准隔离层来凑合。2. 隔离层类别到底是什么XH018新选项的技术解剖2.1 XH018工艺基线与改版动机XH018是X-FAB最成熟的180nm平台之一早期主要服务汽车电子、工业控制这些可靠性要求极高的领域后来因为光电器件选项齐全被不少图像传感器团队盯上。其标准流程里已经提供了多种隔离结构比如LOCOS隔离、STI浅沟槽隔离、以及用于高压器件的深埋层隔离。但传统隔离结构是给MOS管和LDMOS用的不是为了防单光子级别的串扰设计的。SPAD阵列对隔离的需求很特殊。它要求临近像素之间即使发生高能雪崩事件也不能让雪崩产生的光子跑到隔壁像素去触发射线同时还要减少通过衬底耦合的电学串扰。这跟常规数字电路中“门与门之间不漏电就行”的要求完全不在一个维度上。X-FAB这次新增的隔离类别我理解就是把面向发光器件和功率器件的深隔离思路移植到了SPAD像素隔离场景通过改变隔离槽的深度、宽度、填充材料、以及环绕方式给设计者提供不同串扰抑制能力的隔离档位。2.2 新增隔离类别的核心差异要理解新增隔离类别到底提供了什么先得明确SPAD之间串扰的两个主要路径一是光学串扰。一个像素发生雪崩时雪崩电流本身会产生大量的近红外光子波长大约在800-1000nm区间这些光子在硅衬底里传播如果邻像素没有遮挡就会直接触发邻像素的雪崩形成伪计数。这在阵列密度高的时候尤其严重。二是电学串扰。雪崩发生时载流子注入到衬底通过衬底电阻耦合到临近结区被收集后触发雪崩。这个路径在低阻衬底上更明显。X-FAB新隔离类别的主要区别点就在隔离槽是否刻穿了外延层、是否到达重掺杂衬底、以及隔离槽内部的填充结构。隔得越深、隔得越彻底光学串扰和电学串扰压得越低但代价是工艺步骤增加、填充应力变大、以及单位像素面积被隔离墙占据。所以这不是一个“都是优点”的选项需要设计者在串扰抑制、量子效率、占空比之间做平衡。2.3 隔离策略对关键指标的定量影响串扰抑制跟距离的关系我分享一个实测那边的经验在不做深隔离的180nm SPAD阵列里像素间距做到10微米量级时光学串扰系数可以超过3%到5%而引入深沟槽隔离DTI之后哪怕间距缩小到5微米串扰系数也能被压到1%以下。这个改善对ToF系统来说意味着深度图的毛刺会少一个数量级。注意DTI虽然能压串扰但不是无代价的。深沟槽隔离墙会占据一部分感光面积导致填充因子Fill Factor下降。假设一个10微米像素感光区原来有8微米加了1微米宽的隔离墙填充因子从64%降到49%。填充因子降低等效PDE就降了弱光性能跟着受影响。所以很多设计会配套微透镜阵列把入射光汇聚到感光区把填充因子的损失补回来。另外隔离槽会影响应力分布。硅的能带结构对应力敏感而雪崩触发概率跟能带又有间接关系所以隔离墙离雪崩结太近的话可能会改变局部的击穿电压和暗计数分布。这个效应在流片前仿真里很难精准建模最稳妥的做法就是流片时拉一组隔离距离的测试结构testkey用硅实测数据回填模型。3. 基于新隔离类别的SPAD集成方案与设计要点3.1 器件结构与版图设计拿到带新隔离选项的PDK之后第一件事就是建一个“像素单元”的版图族把不同隔离类别、不同感光区尺寸、不同保护环结构都做成可批处理生成的参数化单元。SPAD版图跟普通器件不一样它极度依赖外围保护环来抑制边缘击穿。保护环的作用是把高电场区限制在中心的圆形或方形区域里不让电场在结边缘集中。我比较推荐的做法是保护环本身用低掺杂的P型或N型环实现耐压高于中心结这样雪崩只会发生在有源区不会在边缘漏电。新版图里要注意隔离墙跟保护环的相互位置——隔离墙太贴近保护环应力会引起保护环漏电离太远串扰抑制效果又变差。比较合理的起点是从隔离墙内侧到有源区边缘保持至少1到2微米然后通过试验片扫描这个距离。布局密度方面新隔离类别既然压住了串扰像素间距就可以缩小。我见过用XH018做的一组测试芯片把间距从15微米一路扫到6微米在深度隔离下串扰系数直到8微米间距仍然维持在1%以内。这意味着相同阵列面积下可以塞下更多像素或者相同像素数下芯片面积大幅缩小对成本的影响非常直观。3.2 读出电路与像素架构SPAD像素的读出链路里核心是淬灭电路和TDC。淬灭电路负责在雪崩发生后把电压拉低把雪崩“灭掉”让器件回到待测状态TDC负责记录从激光发射到光子返回的时间差。被动淬灭是最简单的实现用一个高阻MOS管或者多晶硅电阻串联在SPAD上雪崩电流在电阻上产生压降把二极管两端电压拉到击穿电压以下。主动淬灭则是在检测到雪崩脉冲后用快速比较器触发一个大驱动管强行把阳极拉高淬灭速度可以做到纳秒级死区时间大幅缩短。选择新隔离类别后有个隐性红利由于串扰降低比较器的阈值可以设得更灵敏也就是SPAD的过电压Vexcess可以适当提高从而提高PDE。过电压的定义是偏置电压减去击穿电压Vexcess Vbias - VBD。过电压越高雪崩触发概率越高PDE越高但DCR和后脉冲也越高。以前的阵列因为串扰压在头上不敢把过电压拉太高现在隔离做好了这个限制被放宽系统可以在PDE和DCR之间找一个更理想的工作点。对于ToF应用像素内TDC的分辨率决定了距离精度。换算关系是距离分辨率 光速 × TDC分辨率 / 2。一个100ps的TDC对应约1.5cm的距离分辨率一个50ps的TDC对应约7.5mm。180nm工艺里做50ps级别的TDC通常要用游标卡尺Vernier结构或者差分延迟线面积和功耗都不小。所以像素内TDC还是像素外统一TDC又是一个经典的面积-性能折中。3.3 光学层与封装协同SPAD芯片的封装比普通CIS更讲究。因为SPAD对近红外波段的响应直接决定ToF模组在户外阳光下的表现而封装材料在近红外的透过率、界面反射、以及光学胶的散射都会影响实际灵敏度。新隔离类别把衬底里的横向串扰解决了但成像系统里的“光学串扰”还有另一层入射光在微透镜和钝化层之间的多次反射可能跑到邻像素的感光区。这需要通过微透镜的曲率、介质层厚度、以及光阑设计来控制。我在实际项目里踩过坑隔离类别升级后像素内DCR降得很漂亮但整机测试的串扰没有等比例改善排查半天发现是模组里的cover glass反射造成的跟芯片本身没关系。所以做系统的人别只盯芯片光路里的每一次反射都是潜在串扰源。封装方面SPAD阵列建议采用带空腔的CSP封装或者glass window封装避免光学胶直接接触感光区。光学胶哪怕本身透过率很高在近红外波段的散射和荧光也可能抬高本底计数率这在dToF系统里直接表现为深度测量偏差变大。4. 从晶圆到应用佳能等消费级SPAD方案的落地场景4.1 消费电子对SPAD的硬性要求佳能在SPAD上的布局是消费级应用的一个典型观察窗口。消费电子领域对SPAD的要求非常苛刻低电压工作最好3.3V或5V以内、低功耗、小像素尺寸、以及低成本。早期SPAD动辄需要20V以上的偏压这在手机模组里几乎不可接受。180nm工艺配合优化的结结构可以把击穿电压压在15V甚至更低配合片上电荷泵实现从单节电池电压升压到SPAD工作电压整个系统才具备便携性。消费级ToF的另一个关键指标是环境光抑制能力。在户外阳光下环境光产生的散粒噪声会淹没真正的信号光子。常用的手段包括了窄带滤光片配合激光波长、时间门控窗口、以及片上信号处理。X-FAB这类工艺平台能给到的支持是更低的DCR意味着在同样虚警概率下系统可以接受更长的积分时间或者更低的激光功率——后者直接关系到激光安全等级和电池续航。佳能的SPAD相关专利和产品路线主要围绕自动对焦辅助、AR测距、以及高帧率深度感知。这些场景下SPAD阵列不需要像科学级相机那样做到千万像素但需要每一颗像素都稳定、一致性好、且温度漂移可控。新隔离类别提供的低串扰特性正好让整片阵列在低照度环境下不会出现“成团”的噪音像素。4.2 汽车激光雷达与医疗影像的延伸消费电子只是SPAD的其中一个出口。汽车激光雷达对SPAD的需求更看重长距离探测一个150米距离的dToF系统要求时间窗口长达1微秒左右且有极高的动态范围。近处目标反射回来的强光可能让一片像素同时饱和此时低串扰阵列的价值在于被饱和像素的雪崩事件不会“传染”给邻域像素系统可以在下一个周期快速恢复避免大面积的深度值死区。医疗影像则是另一个正在起量的场景。PET正电子发射断层扫描探测器需要SPAD替换传统的PMT光电倍增管对时间分辨率要求极高通常需要达到几百皮秒级别。180nm工艺里模拟前端、TDC和数字信号处理可以做在同一颗芯片上大幅缩小探测器模块体积配合新隔离类别还能进一步压低暗计数提升小信号检测灵敏度。从产业角度看X-FAB这次在XH018上扩展隔离类别跟其他晶圆厂的动作是同一个方向把SPAD从“定制器件”变成“PDK里的标准器件”。这对整个行业是个好事——设计团队不用再从零开始摸索工艺而是可以把精力放在算法、系统架构和像素级创新上。5. 流片与测试中的常见问题与排查技巧实录5.1 暗计数率异常偏高我见过太多团队第一次流片SPAD出来测试暗计数率比仿真值高一个数量级。第一个要查的就是测试环境的光屏蔽探针台本身的照明、示波器屏幕的光、甚至是测试间里的微弱环境光都可能造成暗计数虚高。用黑色遮光布把整个探针台罩起来再测一遍数值往往立刻降下来。排除环境光之后就要看版图上是不是有边缘漏电路径。SPAD的DCR分布通常呈“边缘高、中心低”的形态。如果测试发现阵列里靠边的像素DCR明显偏高多半是保护环离划片道太近或者隔离墙没有完全把有源区包围起来。这一类问题通常是设计规则理解偏差需要对照PDK的DRM仔细复核。还有一种情况是过电压加的太高导致非雪崩漏电机制比如带间隧穿显著增加。测试时应该扫描伏安特性把击穿电压的准确值测出来然后从低过电压开始逐步增加每一步都记录DCR和PDE找到性能拐点。5.2 串扰导致伪计数判断串扰问题的一个有效实验是暗场下只给单个像素施加触发信号比如用微小的激光光斑或者探针注入观察邻近像素是否有响应。如果邻像素跟着计数而且响应延迟在几百皮秒到几纳秒之间基本就是光学串扰如果响应延迟很快可能是电学串扰。对于光学串扰新隔离类别本身已经能压到很低的水平但如果测试结果依然偏高可以检查隔离墙是否完整——在版图里像素阵列边缘的隔离墙经常因为重复单元拼接问题断开或者被其他金属走线跨越形成缝隙。电学串扰还有一个容易忽略的来源电源和地的共用路径。SPAD雪崩瞬间的电流变化通过共享的电源走线耦合到邻像素的淬灭比较器上形成误触发。这时候在版图里给像素的电源轨做独立的RC去耦或者把模拟地和数字地分开能明显改善。5.3 死区与饱和问题高光子通量下SPAD像素会因为死区时间饱和出现计数率-光强关系的非线性。被动淬灭的死区时间通常有几十纳秒意味着最大计数率只有每像素几十兆赫兹。主动淬灭可以把死区压到几纳秒最大计数率提升到几百兆赫兹。测试饱和特性时不要只看平均值要看脉冲波形。死区时间内SPAD对光子不响应导致输出脉冲序列出现“丢失计数”。如果后续TDC是异步采样的这个丢失会让时间直方图在近距目标后出现一个“空洞”表现为测距结果偏远或者出现重影。这类问题在实际调试中的解决思路是先降低激光功率或减小光阑孔径让系统工作在近线性区确认基线正常再逐步增加光强观察饱和触发点把它跟理论上死区时间对应的饱和计数率对比。如果饱和点比理论值低很多就要检查淬灭电路是否有复位时间过长问题或者比较器是否触发了响应滞回。注意做SPAD测试时击穿电压随温度漂移是个非常基础但重要的问题。击穿电压的温度系数通常是正的大约每摄氏度增加几十毫伏。如果偏置电压固定不动温度升高会导致实际过电压下降PDE跟着掉。所以系统里最好做一个温度补偿回路实时跟踪击穿电压点或者用片上测试SPAD做闭环校准。6. 关于新隔离类别我的几个判断和实操建议这次X-FAB扩展XH018的隔离类别对我的设计流程一个最直接的影响是评估SPAD阵列时不再需要像以前那样默认“像素间距必须大于15微米才能控制串扰”。新的隔离档位给了更激进布局的可能但前提是你自己要把版图细节、测试条件、以及温度范围都做透。我个人建议评估新隔离类别的团队流片时一定要拉三组测试结构第一组固定像素间距、扫描隔离类别用来量化不同隔离档位的串扰抑制水平第二组固定隔离类别、扫描间距用来提取串扰系数和间距的拟合曲线第三组加入不同保护环宽度用来摸清隔离墙应力对DCR的影响边界。这三组数据跑完你的设计模型里就有了最可靠的底层参数后续像素阵列规模的扩展才不会心虚。还有一个小技巧尽量在测试芯片里放几个大尺寸比如50微米以上的单像素SPAD。大尺寸SPAD的DCR会高一些但它更容易做光学标定配合积分球光源来绝对标定PDE比用小像素叠一堆统计数据要直观得多。拿它来验证新的隔离层类别对器件本征性能的影响也更干净。最后再聊一个容易被低估的点新隔离类别改变了工艺的热预算和应力分布这对后道金属层的平坦化CMP和刻蚀均匀性都有潜在影响。流片前跟X-FAB的工艺工程师确认清楚设计的推荐设计规则Recommended Rules和强制设计规则Required Rules的边界别为了抓密度把隔离墙间距卡到最紧档——量产良率往往就是在这些宽松量里体现出来的。这次XH018的更新本质上是在告诉你SPAD从“用标准CMOS碰运气”变成了“工艺平台主动优化的目标器件”。愿意在这套PDK上把隔离方案吃透的团队做出来的产品在DCR、串扰、以及系统集成度上会比拿通用工艺硬做的方案领先一到两代。